公开(公告)号：CN116263777A

公开(公告)日：2023-06-16

申请号：CN202111544906.6

申请日：2021-12-15

Applicant: 清华大学无锡应用技术研究院 ,  清华大学 ,  合芯科技有限公司

Inventor： 刘雷波 ,  杨锦江 ,  陆泳 ,  尹首一 ,  魏少军

IPC: G06F16/25 ,  G06F16/23 ,  G06F21/60

Abstract: 本发明提供一种数据抽取装置，包括：反馈移位寄存器，配置有至少一个抽取端口，其中，每一个抽取端口分配有不同的地址，所述地址适用于选择特定位的抽取端口；数据抽取模块，配置有至少一个抽头，所述至少一个抽头与所述至少一个抽取端口对应连接，以抽取数据，所述数据抽取模块根据所述地址选择特定位的抽取端口头对所述反馈移位寄存器进行数据抽取；反馈运算阵列，用于对所述数据抽取模块抽取的数据进行反馈运算；所述反馈运算阵列的输出端反馈连接至所述反馈移位寄存器，以用于将反馈运算结果反馈至所述反馈移位寄存器。本发明还提供一种多级数据抽取装置、流密码生成装置及数据抽取方法。

公开(公告)号：CN120067040A

公开(公告)日：2025-05-30

申请号：CN202411905942.4

申请日：2024-12-23

Applicant: 上海清华国际创新中心 ,  清华大学

Inventor： 何虎 ,  赵烁 ,  尹首一 ,  吴华强

IPC: G06F15/78

Abstract: 本申请公开了一种多芯粒集成系统、芯片和数据处理系统，所述系统包括：多个算力芯粒，每个算力芯粒用于基于对应的预设计算通路进行数据计算；管理芯粒，管理芯粒通过多个die2die接口与多个算力芯粒分别相连，die2die接口与每个算力芯粒一一对应，用于接收外部输入数据，并将外部输入数据发送给至少一个算力芯粒，以通过算力芯粒对外部输入数据进行数据处理，得到目标输出数据，以及在数据处理过程中，对多个算力芯粒之间进行数据转发，以便每个算力芯粒按照对应的预设计算通路进行数据计算。由此，该系统通过die2die接口将管理芯粒和多个算力芯粒进行连接，以构建多算力芯粒集成系统，从而提供更高算力，满足大算力应用场景需求。

公开(公告)号：CN119903016A

公开(公告)日：2025-04-29

申请号：CN202411443914.5

申请日：2024-10-16

Applicant: 北京超弦存储器研究院 ,  清华大学

Inventor： 尹首一 ,  岳志恒 ,  韩慧明 ,  胡杨 ,  魏少军

IPC: G06F15/78 ,  G06F15/173

Abstract: 本申请涉及一种多层级计算颗粒度的DRAM‑PIM计算架构和计算系统。该多层级计算颗粒度的DRAM‑PIM计算架构包括多个不同的存算融合单元；该多个不同的存算融合单元，用于执行存算等级不同的存算任务；其中，该存算等级不同的存算任务对应的计算颗粒度不同。本申请提供的多层级计算颗粒度的DRAM‑PIM计算架构，设置有多个不同的存算融合单元，可以用于执行计算颗粒度不同的存算任务，相比于现有技术中计算架构的计算颗粒度固定，仅能执行部分与之计算颗粒度对应的存算任务，本申请提供的多层级计算颗粒度的DRAM‑PIM计算架构可以执行多种计算颗粒度的存算任务，根据存算任务颗粒度的不同，灵活采用对应的存算融合单元执行存算任务，有效的提高了计算架构的可用性。

公开(公告)号：CN114706812B

公开(公告)日：2025-03-07

申请号：CN202210242340.X

申请日：2022-03-11

Applicant: 清华大学

Inventor： 尹首一 ,  张振 ,  韩慧明 ,  刘雷波 ,  魏少军

IPC: G06F15/78

Abstract: 本申请涉及一种基于可重构处理器的数据存储方法、可重构处理器、计算机设备、存储介质和计算机程序产品。所述方法包括：确定所述计算任务所需要的包含多个子数据的目标数据，在所述数据导入单元中，通过预设数据划分算法以及所述计算任务对应的数据同时访问条件，对所述目标数据中的各个子数据进行划分，得到读取地址变换参数；根据各所述子数据的外部存储器地址以及所述读取地址变换参数，分别计算各所述子数据在所述内存分块中的目标地址，并将目标数据存储至所述目标地址。通过采用本发明实施例所提供的方法导入外部存储器的数据，可以避免访问冲突，保证可重构处理器的处理性能。

公开(公告)号：CN119474004A

公开(公告)日：2025-02-18

申请号：CN202411541555.7

申请日：2024-10-31

Applicant: 上海清华国际创新中心 ,  清华大学

Inventor： 尹首一 ,  谷江源 ,  陆以宁 ,  韩慧明

IPC: G06F15/78 ,  G06F9/48 ,  G06F17/16 ,  G06F17/18

Abstract: 本申请涉及一种粗粒度可重构加速阵列矩阵的调用方法、装置和存储介质。所述方法包括：获取目标输入矩阵和目标调用需求；所述目标输入矩阵包括目标特征矩阵和目标权重矩阵；根据所述目标调用需求确定目标调用策略；所述目标调用策略为固定权重调用映射策略或单元组合映射策略；根据所述目标调用策略和所述目标输入矩阵对所述加速阵列矩阵进行调用，得到所述目标输入矩阵对应的调用结果。使得在不同的调用需求下对目标输入矩阵进行矩阵乘数据处理，从而得到目标输入矩阵对应的调用结果，扩大了矩阵乘数据处理的应用范围，且根据目标调用需求对加速阵列矩阵进行调用，使得对加速阵列矩阵的调用更加灵活准确。

公开(公告)号：CN119201833A

公开(公告)日：2024-12-27

申请号：CN202411127726.1

申请日：2024-08-16

Applicant: 上海清华国际创新中心 ,  清华大学

Inventor： 尹首一 ,  谷江源 ,  陈博颖 ,  韩慧明

IPC: G06F15/78 ,  G06F9/30

Abstract: 本申请涉及一种计算图执行方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。所述方法用于计算机设备，所述设备包括可重构处理器以及存储器，所述可重构处理器包括多个计算单元，所述存储器包括多个存储单元，所述方法包括：获取预设的计算图，所述计算图包括多个节点以及各所述节点对应的边信息；针对每个所述节点，根据所述节点对应的节点信息以及所述边信息，确定所述节点对应的目标计算单元和目标存储单元；根据所述目标计算单元和所述目标存储单元，生成所述节点对应的运算指令，并通过各所述目标计算单元运行各所述运算指令。采用本方法能够减少存储器的访问开销。

公开(公告)号：CN113744719B

公开(公告)日：2024-08-06

申请号：CN202111032297.6

申请日：2021-09-03

Applicant: 清华大学

Inventor： 史慧宇 ,  尹首一 ,  韩慧明 ,  刘雷波 ,  魏少军

IPC: G10L15/02 ,  G10L15/06 ,  G10L21/0272

Abstract: 本说明书实施例提供一种语音提取方法、装置及设备。所述方法包括：获取混合语音样本数据；所述混合语音样本数据中包括噪声信号、干扰语音信号、混响信号中的至少一种和目标语音信号；利用所述混合语音样本数据训练预设语音分离模型，得到预训练语音分离模型；基于所述预训练语音分离模型构建策略网络和评估网络；所述策略网络和评估网络对应有网络参数；基于所述网络参数确定目标量化策略；利用目标量化策略更新所述预训练语音分离模型得到语音提取模型；利用所述语音提取模型从待处理语音数据中提取目标对象语音信号。上述方法减小了语音提取模型的规模，进而快速有效地对单通道语音中的目标对象的语音实现了分离。

公开(公告)号：CN112540743B

公开(公告)日：2024-05-07

申请号：CN202011520746.7

申请日：2020-12-21

Applicant: 清华大学

Inventor： 尹首一 ,  谷江源 ,  孙庆斌 ,  张淞 ,  韩慧明 ,  刘雷波 ,  魏少军

IPC: G06F7/544 ,  G06F7/48 ,  G06F7/533 ,  G06F7/53

Abstract: 本发明公开了一种面向可重构处理器的有无符号乘累加器及方法，其中该乘累加器包括：符号位处理单元，用于根据标志位判断要进行有符号或无符号运算，根据被加数判断要进行乘法或乘累加运算；根据判断结果对被乘数、乘数、被加数进行符号位处理；编码单元，用于对经过符号位处理的乘数进行编码产生Booth‑4编码信号；部分积产生单元，用于根据编码信号对经过符号位处理的被乘数进行部分积运算，得到多个部分积；部分积及进位确定单元，用于对多个部分积及经过符号位处理的被加数进行压缩，得到一个部分积和进位；结果处理单元对一个部分积和进位进行累加，得到有无符号乘或乘累加结果。本发明可以实现高能效、快速和灵活的有无符号乘累加。

公开(公告)号：CN117807014A

公开(公告)日：2024-04-02

申请号：CN202211213495.7

申请日：2022-09-30

Applicant: 华为技术有限公司 ,  清华大学

Inventor： 尹首一 ,  张士长 ,  王海军 ,  邓金易 ,  邓科翔

IPC: G06F15/167 ,  G06F15/80

Abstract: 本申请提供了一种电子装置和数据读取方法，该电子装置包括：处理单元阵列，包括多个处理单元，多个处理单元中的第一处理单元基于主控处理器的控制，执行滑窗计算；共享内存，用于存储滑窗计算所采用的数据；缓存装置，用于基于主控处理器的控制，存储当前滑窗与上一滑窗之间相同的第一数据，以及在第一处理单元执行滑窗计算时，从共享内存中读取当前滑窗与上一滑窗之间不同的第二数据，将第一数据和第二数据提供至第一处理单元；主控处理器，用于将滑窗计算的任务分配给第一处理单元，以及控制缓存装置与第一处理单元形成数据传输通路；该电子装置可以减少滑窗运算中数据读取时重复数据的读取，以降低数据访存开销。

公开(公告)号：CN117494774A

公开(公告)日：2024-02-02

申请号：CN202311308175.4

申请日：2023-10-10

Applicant: 清华大学

Inventor： 尹首一 ,  岳志恒 ,  向旭江 ,  韩慧明 ,  胡杨 ,  魏少军

IPC: G06N3/063 ,  G06F7/57

Abstract: 本申请涉及一种基于存算一体架构的数据处理方法，所述方法包括：在存储器的任一运算阵列中，对多个激活值进行稀疏编码处理得到多个编码结果，通过运算阵列中的多条运算线路对多个编码结果进行逻辑运算，并在运算过程中，对多条运算线路进行负载平衡处理。本方法通过对输入的激活值进行稀疏编码，利用稀疏编码固有的比特级稀疏对乘加运算进行加速，一定程度上放大稀疏度且减少了部分积的数量，从而提高了加法树在进行累加时的运算速率。由于稀疏编码存在固有的负载不平衡问题，本方法对运算线路进行了负载平衡处理，可以将数据分摊到多条运算线路，从而提高整体的并发处理能力，使得计算周期进一步减少，提升了存算一体架构的运算效率。