公开(公告)号：CN101661794A

公开(公告)日：2010-03-03

申请号：CN200910178504.1

申请日：2005-12-30

Applicant: 株式会社瑞萨科技

Inventor： 长田健一 ,  河原尊之

IPC: G11C16/02 ,  G11C16/06 ,  G11C16/30 ,  G11C16/08 ,  G11C29/42

CPC classification number: G11C13/0004 ,  G11C5/147 ,  G11C8/08 ,  G11C13/0028 ,  G11C2213/79

Abstract: 本发明提供了一种半导体装置，为提高相变元件的可靠性，必须使无用的电流不流过元件。该半导体装置具有通过利用所施加的温度使状态变化来存储信息的存储器单元和输入输出电路，在通电时，在电源电路上升之前断开字线。根据本发明，可以防止无用的电流流过元件，从而可防止数据的破坏。

公开(公告)号：CN100557704C

公开(公告)日：2009-11-04

申请号：CN200510097060.0

申请日：2005-12-30

Applicant: 株式会社瑞萨科技

Inventor： 长田健一 ,  河原尊之

IPC: G11C11/34 ,  G11C7/00 ,  G11C8/00 ,  H01L27/10

CPC classification number: G11C13/0004 ,  G11C5/147 ,  G11C8/08 ,  G11C13/0028 ,  G11C2213/79

Abstract: 本发明提供了一种半导体装置，为提高相变元件的可靠性，必须使无用的电流不流过元件。该半导体装置具有通过利用所施加的温度使状态变化来存储信息的存储器单元和输入输出电路，在通电时，在电源电路上升之前断开字线。根据本发明，可以防止无用的电流流过元件，从而可防止数据的破坏。

公开(公告)号：CN100533596C

公开(公告)日：2009-08-26

申请号：CN200510009302.6

申请日：2005-02-18

Applicant: 株式会社瑞萨科技

Inventor： 长田健一 ,  竹村理一郎 ,  高浦则克 ,  松崎望 ,  河原尊之

IPC: G11C16/02 ,  G11C13/00 ,  H01L27/10 ,  G06F13/00

CPC classification number: G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C16/3454 ,  G11C2013/0092 ,  G11C2213/82

Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。

公开(公告)号：CN1909231A

公开(公告)日：2007-02-07

申请号：CN200610107885.0

申请日：2006-07-27

Applicant: 株式会社瑞萨科技

Inventor： 河原尊之 ,  山冈雅直

IPC: H01L27/02 ,  H01L27/092 ,  H01L27/11 ,  H01L27/115 ,  H01L29/786

CPC classification number: H01L27/1203 ,  H01L29/78645 ,  H01L29/78648

Abstract: 本发明提供一种半导体器件及使用该半导体器件的半导体集成电路，其根据电路的动作特性，灵活使用具有背栅的MOS，在宽度较宽的温度范围内实现高速且低功率的LSI。本发明使用具有薄膜埋入氧化膜层的FD－SOI，将薄膜埋入氧化膜层的下层半导体区域作为背栅，在逻辑电路块中，块中的负荷较轻的逻辑电路，适合块激活地从块外控制背栅的电压。在产生该背栅驱动信号的电路、以及电路块输出部等负荷较重的逻辑电路，使用连接了栅极和背栅的晶体管，利用栅极输入信号直接控制背栅。

公开(公告)号：CN1658328A

公开(公告)日：2005-08-24

申请号：CN200510009302.6

申请日：2005-02-18

Applicant: 株式会社瑞萨科技

Inventor： 长田健一 ,  竹村理一郎 ,  高浦则克 ,  松崎望 ,  河原尊之

IPC: G11C16/02 ,  G11C13/00 ,  H01L27/10 ,  G06F13/00

CPC classification number: G11C13/0004 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C16/3454 ,  G11C2013/0092 ,  G11C2213/82

Abstract: 一种半导体器件，具有多个存储单元、中央处理单元、计测RESET时间的定时器电路、计测SET时间的定时器电路，通过使存储单元中使用的NMOS晶体管的阈值电压比外围电路低，容易地进行复位动作。该半导体器件的特征在于：改变在RESET和SET中流过的电流的方向，通过高速驱动位线，防止错误动作。使用最小尺寸的CMOS晶体管，以核心电压(例如1.2V)使相变元件工作时，因为CMOS晶体管的偏移，所以误写入、数据破坏成为问题。根据本发明，能以最小尺寸的单元晶体管实现低电压下的稳定工作。