公开(公告)号：CN1252832C

公开(公告)日：2006-04-19

申请号：CN03148711.4

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  联晶半导体股份有限公司

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L29/78 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L27/11526 ,  H01L21/28123 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/105 ,  H01L27/11546

Abstract: 本发明的目的在于提供可以有效地抑制在衬底上产生的晶体缺陷，性能良好的半导体器件和制造方法。其特征在于包括：半导体衬底，具有上述半导体衬底上形成的沟和埋入到上述沟内的埋入绝缘膜的元件隔离区，和与上述元件隔离区相邻接且形成有栅极绝缘膜和栅极绝缘膜上边的栅极电极的有源区域，上述栅极电极的至少一部分位于上述元件隔离区上边，且存在有上述栅极电极的第1元件隔离区的上述埋入绝缘膜的上侧的第1端面，位于比不存在上述栅极电极膜的第2元件隔离区的上述埋入绝缘膜的第2端面更往上边的区域。

公开(公告)号：CN1505839A

公开(公告)日：2004-06-16

申请号：CN01820204.7

申请日：2001-12-06

Applicant: 株式会社日立制作所

Inventor： 熊谷幸博 ,  太田裕之 ,  三浦英生 ,  大塚文雄 ,  一濑胜彦 ,  池田修二 ,  竹田敏文 ,  尾内亨裕

IPC: H01L27/092

CPC classification number: H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/092

Abstract: 一种半导体器件，具有n沟道型场效应晶体管和p沟道型场效应晶体管，其中该两个晶体管都具有优异的漏电流特性。具有n沟道型场效应晶体管(10)和p沟道型场效应晶体管(30)的半导体器件包括用作涂敷n沟道型场效应晶体管(10)的栅电极(15)的应力控制膜(19)的膜，其膜应力偏移到拉应力。该器件还包括用作涂敷p沟道型场效应晶体管(30)的栅电极(35)的应力控制膜(39)的膜，其膜应力更多的是压应力而不是n沟道型场效应晶体管(10)的膜(19)那样的应力。这样，期望n沟道型和p沟道型晶体管来改善漏电流。因此，整体的特性得到改善。

公开(公告)号：CN1449586A

公开(公告)日：2003-10-15

申请号：CN01814905.7

申请日：2001-12-26

Applicant: 株式会社日立制作所

Inventor： 西田彰男 ,  吉田安子 ,  池田修二

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/11 ,  H01L27/1104

Abstract: 为了提供半导体集成电路器件，如能够减少SRAM之各个存储单元中产生的软错误的高性能半导体集成电路器件，采用从二氧化硅薄膜之表面上突出的形状，形成SRAM存储单元的交叉连接部分的布线的表面，该存储单元具有一对其栅极和漏极分别交叉连接的n沟道型MISFET。在布线上形成作为电容绝缘薄膜的氮化硅薄膜和上电极。由于可以利用布线、氮化硅薄膜和上电极形成电容，所以能够减少由α射线引起的软错误。由于可以在布线的各个侧壁上形成电容，所以能够增加容量。

公开(公告)号：CN1078012C

公开(公告)日：2002-01-16

申请号：CN96103918.3

申请日：1996-03-07

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  池田修二 ,  铃木范夫 ,  萩原康秀 ,  太田裕之 ,  西村朝雄

IPC: H01L21/316 ,  H01L21/324 ,  H01L29/78 ,  H01L27/105

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/321 ,  H01L21/76202 ,  H01L29/518

Abstract: 通过在衬底上形成氧化膜，以800℃或以上的温度在惰性气氛中热处理氧化膜，接下来是形成晶体管的普通步骤，以此方法制作的半导体器件由于在氧化膜内或在衬底表面中产生的应力的减弱而在电学可靠性方而得到改善。

公开(公告)号：CN86103174A

公开(公告)日：1986-11-19

申请号：CN86103174

申请日：1986-05-07

Applicant: 株式会社日立制作所

Inventor： 小池淳义 ,  目黑怜 ,  池田修二 ,  竹田敏文

IPC: H01L27/02 ,  H01L29/72 ,  H01L29/76 ,  H01L21/02 ,  H01L21/70 ,  H01L21/28

CPC classification number: H01L23/5283 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的多层布线半导体器件，是在下层金属布线层的侧面形成绝缘材料构成的侧墙，利用该侧墙表面的斜坡形状得以使下层金属布线层侧面的台阶突变趋于缓和，由此结构可以防止上层金属布线层的断裂及蚀刻不干净，防止下层金属布线层出现异常析出小丘，从而获得高可靠性的多层布线构造。

公开(公告)号：CN85108671A

公开(公告)日：1986-06-10

申请号：CN85108671

申请日：1985-11-27

Applicant: 株式会社日立制作所

Inventor： 池田修二 ,  小池淳义 ,  目黑怜 ,  奥山辛祜

IPC: H01L27/04 ,  H01L21/72

CPC classification number: H01L21/823807 ,  H01L27/088 ,  H01L27/0928 ,  H01L29/78 ,  H01L29/7838

Abstract: 在此公开的MOSFET具有一个与源区和漏区的导电类型相同的低杂质浓度的半导体区域，以及与栅极分离的高杂质浓度的源区和漏区，由此减小短沟道效应并提高漏结的击穿电压。

公开(公告)号：CN100521146C

公开(公告)日：2009-07-29

申请号：CN03130602.0

申请日：1998-02-18

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  铃木范夫 ,  松田安司 ,  吉田安子 ,  山本裕彦 ,  小林正道 ,  高松朗 ,  清水博文 ,  福田和司 ,  堀部晋一 ,  野添俊夫

IPC: H01L21/762 ,  H01L21/31

CPC classification number: H01L21/76232 ,  H01L21/76235 ,  H01L29/78

Abstract: 借助于降低半导体衬底上元件隔离沟槽的沟槽上边沿周围应力的产生，制造了一种具有高度可靠沟槽隔离结构的半导体器件，此沟槽隔离结构在沟槽上边沿处具有所需的曲率半径而不形成任何台阶，从而优化了元件隔离沟槽的形状，并使器件更精细，且改善了器件的电学特性。

公开(公告)号：CN101174633A

公开(公告)日：2008-05-07

申请号：CN200710194140.7

申请日：2001-12-26

Applicant: 株式会社日立制作所

Inventor： 西田彰男 ,  吉田安子 ,  池田修二

IPC: H01L27/11 ,  H01L21/8244

CPC classification number: H01L27/11 ,  H01L27/1104

Abstract: 本发明提供一种具有多个存储单元的半导体集成电路器件，每个所述存储单元具有包括一对驱动MISFET和一对负载MISFET的一对反相器和一对传输MISFET，所述一对驱动MISFET的栅极和漏极分别彼此交叉连接，所述半导体集成电路器件包括：在所述驱动MISFET上方形成的夹层绝缘薄膜；连接所述栅极和漏极并在从所述栅极延伸到所述漏极的连接孔内形成的第一导电层；在所述第一导电层上方形成的下电极；在所述下电极上方形成的电容绝缘薄膜；在所述电容绝缘薄膜上方形成的上电极；以及与所述负载MISFET的源极电连接并在其侧壁与所述上电极连接的第二导电层。

公开(公告)号：CN1306613C

公开(公告)日：2007-03-21

申请号：CN02823476.6

申请日：2002-11-21

Applicant: 株式会社日立制作所

Inventor： 石典男 ,  熊谷幸博 ,  三浦英生 ,  池田修二 ,  竹田敏文 ,  太田裕之

IPC: H01L27/08 ,  H01L27/092 ,  H01L21/762

CPC classification number: H01L29/7846 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/7842

Abstract: 本发明的目的在于提供半导体器件及制造方法，半导体器件具有n沟道型场效应晶体管和p沟道型场效应晶体管，漏极电流特性优良、可靠性高。用于实现该目的的本发明的核心在于，在形成了n沟道型场效应晶体管的有源的槽侧壁上设置氮化硅膜，而且在p沟道型场效应晶体管的有源的槽侧壁上仅在与沟道方向垂直的方向上设置氮化硅膜。根据本发明，可以提供电流特性优良的具有n沟道型场效应晶体管和p沟道型场效应晶体管的半导体器件。

公开(公告)号：CN1146959C

公开(公告)日：2004-04-21

申请号：CN97182025.2

申请日：1997-03-14

Applicant: 株式会社日立制作所

Inventor： 西原晋治 ,  池田修二 ,  桥本直孝 ,  枫弘志 ,  阿部宏美 ,  深田晋一 ,  铃树正恭

IPC: H01L21/28 ,  H01L29/78

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 利用溅射法在晶片的主表面上淀积Co膜，该溅射法采用Co纯度不小于99.99%较好是99.999%且Fe和Ni的含量不大于10ppm的高纯Co靶。所淀积的Co膜转变成Co硅化物膜，与MOSFET的栅极、源和漏欧姆接触，具有低电阻且几乎不引起漏电流。