公开(公告)号：CN1200429C

公开(公告)日：2005-05-04

申请号：CN97120849.2

申请日：1997-11-14

Applicant: 株式会社日立制作所

Inventor： 中里和郎 ,  伊藤清男 ,  水田博 ,  佐藤俊彦 ,  嶋田寿一 ,  哈鲁恩·阿迈德

IPC: G11C11/00

Abstract: 改善了写入、读出、消去时间的具有隧道阻挡层的存储器。具有从控制电极穿越隧道阻挡层写入电荷的存储节点。该电荷影响源/漏路径的导电性并由此读出数据。电荷阻挡层由多隧道阻挡层构成，包裹形成存储节点的硅的多晶层，以3nm的多晶硅层和1nm的Si3N4叠积构成。还披露了两种肖特基阻挡层结构，和在电绝缘掩模内分散的、具有存储节点功能的包括导电性纳米级导电岛的其它阻挡层结构。

公开(公告)号：CN1171304C

公开(公告)日：2004-10-13

申请号：CN96198458.9

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 木村绅一郎 ,  山中俊明 ,  伊藤清男 ,  阪田健 ,  关口知纪 ,  松冈秀行

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10852 ,  H01L27/108 ,  H01L27/10814 ,  H01L27/10817 ,  H01L27/10882 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/90

Abstract: 在穿透半导体衬底(1)上层叠的介电膜(6、8、10和12)而制作的沟槽中，制作了由存储电极(19)、电容器介电膜(20)和平板电极(21)组成的电容器，而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方，故有空间使电容器得以制作，且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介电膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触，故显著地减小了外围电路区与存储单元区之间的台阶高度。

公开(公告)号：CN1341262A

公开(公告)日：2002-03-20

申请号：CN00804146.6

申请日：2000-02-09

Applicant: 株式会社日立制作所

Inventor： 竹村里一朗 ,  伊藤清男 ,  关口知纪 ,  阪田健 ,  木村胜高

IPC: G11C11/4091

CPC classification number: G11C7/06 ,  G11C7/065 ,  G11C11/406 ,  G11C11/4074 ,  G11C11/4091 ,  G11C2207/065

Abstract: 即便存储器阵列的电压低,读出放大器也能够高速地从存储单元读出弱信号而电力消耗很小。将用于过激励的驱动开关分散地配置在读出放大器区域内,并将用于恢复的驱动开关集中地配置在读出放大器阵列的一端。通过网状电源线供给过激励电位。每个过激励开关最初从具有比数据线的振幅电压高的电压的数据线对读出数据,实现高速读出。通过分散地配置驱动开关,能够分散读出电流并减小一端与另一端之间的读出电压差。

公开(公告)号：CN1324486A

公开(公告)日：2001-11-28

申请号：CN99812731.0

申请日：1999-09-29

Applicant: 株式会社日立制作所 ,  日立欧洲有限公司

Inventor： 伊藤清男 ,  中里和郎

IPC: G11C11/40 ,  G11C16/04 ,  H01L27/108

CPC classification number: H01L27/108 ,  G11C11/404 ,  G11C11/405 ,  G11C16/04

Abstract: 传统的大容量DRAM(动态随机存取存储器)由于存储单元的读信号电压低,其工作可能会不稳定。如果通过给存储单元增加一定的增益来提高信号电压,则存储单元面积将增大。因此,我们希望有一种存储单元工作稳定,面积小,工作性能同RAM一样的存储器。例如,本发明的存储单元具有三维结构,包括用于维持信号电压的MOS晶体管,用于提供信号电压的写晶体管(如隧道晶体管),和用于控制栅极电压的电容,从而实现廉价高速可靠工作的半导体器件。该半导体器件可以具有非易失RAM的功能。