-
公开(公告)号：CN105117355A
公开(公告)日：2015-12-02
申请号：CN201510449201.4
申请日：2012-08-08
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: G06F17/30587 , G06F12/0292 , G06F13/1694 , G06F2213/16
Abstract: 公开了一种存储器、存储器系统及其数据处理方法。根据一个实施例，包括键-值存储(该存储包含键-值数据作为键和对应于该键的值的对)的存储器系统包括第一存储器(14)、控制电路(11)以及第二存储器(12)。第一存储器(14)被配置成包含用于存储数据的数据区域以及包含键-值数据的表区域。控制电路(11)被配置成通过寻址来执行对第一存储器(14)的写入和读取，并执行基于键-值存储的请求。第二存储器(12)被配置成根据来自控制电路(11)的指令而存储键-值数据。控制电路(11)通过使用存储在所述第一存储器(14)中的键-值数据以及存储在所述第二存储器(12)中的键-值数据来执行集合操作。
-
公开(公告)号：CN102473642B
公开(公告)日：2014-11-12
申请号：CN200980160136.6
申请日：2009-07-08
Applicant: 株式会社东芝
IPC: H01L21/336 , H01L29/78 , H01L29/786
CPC classification number: H01L29/66742 , H01L29/045 , H01L29/1054 , H01L29/267 , H01L29/66545 , H01L29/66795 , H01L29/78 , H01L29/785 , H01L29/78681 , H01L29/78684
Abstract: 一种半导体装置的制造方法，该半导体装置在MISFET的沟道区域使用高迁移率沟道材料，该制造方法包括：在表面部具有与表面垂直的方向的结晶方位为[110]方向的Si1-xGex(x＜0.5)的支撑基板的表面部上，以使栅极长度方向的端部的面方位成为与上述[110]方向正交的{111}面的方式形成伪栅极的工序；将伪栅极用作掩模，在基板的表面部形成源极/漏极区域的工序；在伪栅极的侧部埋入形成绝缘膜的工序；将绝缘膜用作掩模，去除伪栅极，进而去除基板的源极/漏极区域间的工序；在源极/漏极区域间生长III-V族半导体或Ge构成的沟道区域的工序；以及在沟道区域上隔着栅极绝缘膜形成栅极电极的工序。
-
公开(公告)号：CN103106158A
公开(公告)日：2013-05-15
申请号：CN201210279821.4
申请日：2012-08-08
Applicant: 株式会社东芝
CPC classification number: G06F17/30587 , G06F12/0292
Abstract: 公开了一种包括键-值存储的存储器系统。根据一个实施例，包括键-值存储（该存储包含键-值数据作为键和对应于该键的值的对）的存储器系统包括第一存储器（14）、控制电路（11）以及第二存储器（12）。第一存储器（14）被配置成包含用于存储数据的数据区域以及包含键-值数据的表区域。控制电路（11）被配置成通过寻址来执行对第一存储器（14）的写入和读取，并执行基于键-值存储的请求。第二存储器（12）被配置成根据来自控制电路（11）的指令而存储键-值数据。控制电路（11）通过使用存储在所述第一存储器（14）中的键-值数据以及存储在所述第二存储器（12）中的键-值数据来执行集合操作。
-
公开(公告)号：CN112633546B
公开(公告)日：2024-08-09
申请号：CN202010847151.6
申请日：2020-08-21
Applicant: 株式会社东芝
IPC: G06Q10/047 , G06Q20/38
Abstract: 本发明提供一种搜索装置、搜索方法、程序、搜索系统以及套利系统。高速地输出最佳化问题的解。搜索装置按照每单位时间，更新假想的多个粒子各自的位置以及运动量。搜索装置按照每单位时间，关于粒子计算对象时刻下的位置，关于节点计算与出来的2个以上的有向边对应的、将2个以上的粒子在对象时刻下的位置累加的第1累计值，关于节点计算与进入的2个以上的有向边对应的、将2个以上的粒子在对象时刻下的位置累加的第2累计值，关于粒子，根据第1累计值以及第2累计值，计算对象时刻下的运动量。
-
公开(公告)号：CN115034125A
公开(公告)日：2022-09-09
申请号：CN202111002962.7
申请日：2021-08-30
Applicant: 株式会社东芝
IPC: G06F30/27 , G06F111/04 , G06F111/06
Abstract: 本公开涉及计算装置、计算方法以及程序。计算装置具备更新部和输出部。更新部针对与第1变量和第2变量相关联的多个要素中的每一个，从初始时刻到结束时刻按每单位时间依次将第1变量和第2变量交替更新。多个要素对应于组合优化问题的多个离散变量。第1变量和第2变量分别由实数表示。在每单位时间的更新处理中，更新部针对多个要素中的每一个，基于第2变量更新第1变量。在第1变量小于第1值的情况下，将第1变量变更为第1值，将第2变量变更为第3值。在第1变量大于第2值的情况下，将第1变量变更为第2值，将第2变量变更为第3值。对第2变量加上通过预先确定的运算算出的加速值。由此，精确地算出组合优化问题的解。
-
Patent Agency Ranking
公开(公告)号：CN112633546A
公开(公告)日：2021-04-09
申请号：CN202010847151.6
申请日：2020-08-21
Applicant: 株式会社东芝
Abstract: 本发明提供一种搜索装置、搜索方法、程序、搜索系统以及套利系统。高速地输出最佳化问题的解。搜索装置按照每单位时间，更新假想的多个粒子各自的位置以及运动量。搜索装置按照每单位时间，关于粒子计算对象时刻下的位置，关于节点计算与出来的2个以上的有向边对应的、将2个以上的粒子在对象时刻下的位置累加的第1累计值，关于节点计算与进入的2个以上的有向边对应的、将2个以上的粒子在对象时刻下的位置累加的第2累计值，关于粒子，根据第1累计值以及第2累计值，计算对象时刻下的运动量。
-
公开(公告)号：CN102708073B
公开(公告)日：2017-03-01
申请号：CN201110274966.0
申请日：2011-09-16
Applicant: 株式会社东芝
IPC: G06F13/16
CPC classification number: H04L49/253 , G06F3/0605 , G06F3/0635 , G06F3/0656 , G06F3/0658 , G06F3/0683 , H04L12/6418 , H04L45/74
Abstract: 本发明提供一种存储装置、存储系统以及数据处理方法。根据一个实施方式,存储装置包括具备多个输入端口、多个输出端口、选择器、包控制器以及存储器的多个存储器节点。上述选择器将输入到上述输入端口的包输出到上述输出端口。上述包控制器控制上述选择器的输出。上述存储器存储数据。上述存储器节点彼此之间通过上述输入端口以及上述输出端口相互地连接。上述存储器节点具有由物理位置确定的物理地址。上述包控制器在接收了不是发给自身的存储器节点的包的情况下，根据至少包含上述包的发送目的地地址和上述自身的存储器节点的地址的信息，切换输出上述包的上述输出端口。
-
公开(公告)号：CN102651234B
公开(公告)日：2015-04-08
申请号：CN201210043857.2
申请日：2012-02-24
Applicant: 株式会社东芝
CPC classification number: G11C15/02 , G11C11/161 , G11C15/046 , H01L27/228
Abstract: 本发明涉及内容可寻址存储器。一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，第一自旋MOSFET的磁化状态根据存储数据而设置；和第二自旋MOSFET，第二自旋MOSFET的磁化状态根据存储数据而设置，第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
-
公开(公告)号：CN102651234A
公开(公告)日：2012-08-29
申请号：CN201210043857.2
申请日：2012-02-24
Applicant: 株式会社东芝
CPC classification number: G11C15/02 , G11C11/161 , G11C15/046 , H01L27/228
Abstract: 本发明涉及内容可寻址存储器。一个实施例提供一种内容可寻址存储器，包括：自旋MOSFET对，所述自旋MOSFET对包括：第一自旋MOSFET，第一自旋MOSFET的磁化状态根据存储数据而设置；和第二自旋MOSFET，第二自旋MOSFET的磁化状态根据存储数据而设置，第二自旋MOSFET与第一自旋MOSFET并联连接；第一布线，第一布线被构造为施加栅电压，以使得第一自旋MOSFET和第二自旋MOSFET中的任何一个根据搜索数据变为导电；和第二布线，第二布线被构造为将电流施加于第一自旋MOSFET和第二自旋MOSFET这二者。
-
公开(公告)号：CN119166973A
公开(公告)日：2024-12-20
申请号：CN202410207354.7
申请日：2024-02-26
Applicant: 株式会社东芝
IPC: G06F17/18 , H04W24/02 , H04W72/0446 , H04W72/50
Abstract: 提供能够高速化的信息处理装置以及通信系统。根据实施方式，信息处理装置包括取得部和处理部。所述取得部能够取得与多个对象装置有关的输入信息。所述处理部能够执行第1处理和第2处理。在所述第1处理中，所述处理部导出按照所述输入信息确定的问题的第1解。在所述第2处理中，所述处理部使用所述第1解、和根据所述第1解及第2信息计算的多个得分，导出输出信息。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.04 seconds)
