公开(公告)号：CN1423328A

公开(公告)日：2003-06-11

申请号：CN02148215.2

申请日：2002-09-27

Applicant: 株式会社东芝

Inventor： 松永范昭 ,  下冈义明 ,  东和幸 ,  柴田英毅

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L24/05 ,  H01L23/5222 ,  H01L23/5329 ,  H01L24/03 ,  H01L2224/05556 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01007 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00

Abstract: 在LSI芯片上层叠多个布线层。各布线层由被施加机械压力的电极、设置在需要机械强度的区域上并形成上述电极的第一绝缘膜、与上述第一绝缘膜形成在同一层上并设置在与上述第一绝缘膜相比不需要机械强度的区域上的第二绝缘膜、在上述第二绝缘膜表面上设置的布线构成。