公开(公告)号：CN104241347B

公开(公告)日：2017-10-31

申请号：CN201410071801.7

申请日：2014-02-28

Applicant: 株式会社东芝

Inventor： 末代知子 ,  押野雄一 ,  河村圭子 ,  田中文悟

IPC: H01L29/739

CPC classification number: H01L29/404 ,  H01L29/0619 ,  H01L29/0661 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66068 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明提供具有能够使耐压提高的终端结构的半导体装置。具有：第一导电型的第一半导体层；第一绝缘层，与所述第一半导体层相接而设置；第二导电型的第二半导体层，与所述第一绝缘层相接，设置于所述第一半导体层内；以及多个平坦的场板电极，设置于所述第一绝缘层内，距所述第一半导体层的距离不同，所述多个平坦的场板电极被周期性配置，周期性配置的所述场板电极中的、离单元区域最近的一个周期的所述场板电极与发射电极连接，与发射电极连接的所述场板电极的外侧的所述场板电极成为浮动部半导体装置。

公开(公告)号：CN103811561B

公开(公告)日：2017-05-24

申请号：CN201310397395.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  三须伸一郎 ,  池田佳子 ,  中村和敏

IPC: H01L29/868

CPC classification number: H01L27/0814 ,  H01L29/083 ,  H01L29/45 ,  H01L29/47 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/861 ,  H01L29/868 ,  H01L29/87

Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

公开(公告)号：CN105280693A

公开(公告)日：2016-01-27

申请号：CN201510096984.2

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 押野雄一 ,  小仓常雄

IPC: H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42376

Abstract: 实施方式的半导体装置具有第2导电型的第1半导体区域、第1导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第5半导体区域、栅极电极、以及第2导电型的第4半导体区域。栅极电极在与从第3半导体区域朝向第2半导体区域的第3方向正交的第1方向上，隔着第1绝缘区域而与第3半导体区域相邻的部分的长度比隔着第1绝缘区域而与第5半导体区域相邻的部分的长度长。第4半导体区域具有比第3半导体区域中的位于第4半导体区域与第5半导体区域之间的部分的第2导电型的载流子密度高的第2导电型的载流子密度。第4半导体区域相对于第1绝缘区域的第1方向侧的端部设置在第1方向侧。

公开(公告)号：CN103681825A

公开(公告)日：2014-03-26

申请号：CN201310372755.X

申请日：2013-08-23

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏 ,  二宫英彰 ,  末代知子 ,  押野雄一

IPC: H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7397

Abstract: 本发明提供半导体装置。根据一实施方式，半导体装置具备：半导体基板，具有第一及第二主面；多个控制电极，形成于上述半导体基板的上述第一主面所形成的槽的内部，沿与上述第一主面平行的第一方向延伸；多个控制配线，形成于上述半导体基板的上述第一主面上，沿着垂直于上述第一方向的第二方向延伸。上述半导体基板具备：第一导电型的第一半导体层；第二导电型的一个以上的第二半导体层，形成于上述第一半导体层的上述第一主面侧的表面。且上述半导体基板具备：上述第一导电型的一个以上的第三半导体层，形成于上述第二半导体层的上述第一主面侧的表面，沿上述第二方向延伸；上述第二导电型的第四半导体层，形成于上述半导体基板的上述第二主面。

公开(公告)号：CN103681665A

公开(公告)日：2014-03-26

申请号：CN201310375874.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  中村和敏 ,  押野雄一 ,  二宫英彰 ,  池田佳子

IPC: H01L27/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397

Abstract: IGBT区域设在第1电极上，作为IGBT发挥功能。二极管区域设在第1电极上，作为二极管发挥功能。边界区域设在IGBT区域与二极管区域之间，邻接于IGBT区域和二极管区域。第1导电型的集电区层设于IGBT区域及边界区域，在IGBT区域作为IGBT的集电区发挥功能。第2导电型的阴极层与集电区层分开设置在二极管区域，作为二极管的阴极发挥功能。第2导电型的漂移层在IGBT区域、边界区域以及二极管区域中设在集电区层及阴极层的与第1电极相反的一侧。第1导电型的扩散层在边界区域设在漂移层的与第1电极相反的一侧。

公开(公告)号：CN103367410A

公开(公告)日：2013-10-23

申请号：CN201310049014.8

申请日：2013-02-07

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  二宮英彰

IPC: H01L29/739 ,  H01L27/07

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明提供单芯片化后的IGBT以及二极管的特性良好的半导体装置。其中，IGBT单元和二极管单元形成于一个第一导电型的半导体基板。该半导体装置具备：形成在半导体基板的下面侧表层部的IGBT单元区域中的第二导电型的第一半导体层；形成在半导体基板的下面侧表层部的与IGBT单元区域相邻接的区域中的第一导电型的第二半导体层；在半导体基板的上面侧表层部隔开规定间隔而形成的栅电极；形成在栅电极之间的第一导电型的第三半导体层以及第二导电型的第四半导体层；在IGBT单元区域中形成在第一半导体层上方的第一导电型的第五半导体层；形成在第三半导体层以及第四半导体层上的第一电极；以及设置在半导体基板的下面侧的第二电极。