公开(公告)号：CN102694023A

公开(公告)日：2012-09-26

申请号：CN201110271827.2

申请日：2011-09-15

Applicant: 株式会社东芝

Inventor： 手塚勉

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/26506 ,  H01L21/28088 ,  H01L21/28255 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/42364 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/66643 ,  H01L29/7839 ,  H01L29/7848

Abstract: 公开了场效应晶体管及其制造方法。根据一个实施例，场效应晶体管包括：设置在含Ge衬底(10)的一部分上并且主要包含Ge02层(21)的栅极绝缘膜(20)；设置在栅极绝缘膜(20)上的栅电极(30)；设置在衬底(10)中以便把栅电极(30)下面的沟道区夹在中间的源极-漏极区(50)；以及在栅极绝缘膜(20)的两侧部分上形成的含氮区(25)。

公开(公告)号：CN102439702A

公开(公告)日：2012-05-02

申请号：CN200980159391.9

申请日：2009-09-16

Applicant: 株式会社东芝

Inventor： 池田圭司 ,  手塚勉 ,  守山佳彦

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66795

Abstract: 本发明的实施方式提供一种半导体器件及其制造方法。在MOS型半导体器件的制造方法中，在作为Si层的一部分且被源极/漏极区域夹着的沟道区域上隔着栅极绝缘膜形成栅极电极，之后至少在源极/漏极区域上生长以Ge为主成分的膜，接着通过使以Ge为主成分的膜与金属进行反应，形成深度方向的接合位置与以Ge为主成分的膜的生长界面相同的金属间化合物膜。

公开(公告)号：CN100565922C

公开(公告)日：2009-12-02

申请号：CN200710089064.3

申请日：2007-03-29

Applicant: 株式会社东芝

Inventor： 手塚勉 ,  入沢寿史

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823821 ,  H01L21/823828 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/1054 ,  H01L29/42392 ,  H01L29/66818 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/78696

Abstract: 本发明一个实施例的场效应晶体管，具有：含有Si原子的半导体衬底，形成在上述半导体衬底上、含有Si原子和Ge原子的突起结构，形成在上述突起结构内、含有Ge原子的沟道区域，形成在上述突起结构中上述沟道区域的下部、含有的Si原子和Ge原子中Ge的组成比从上述沟道区域侧到上述半导体衬底侧连续变化的沟道下部区域，形成在上述沟道区域上的栅绝缘膜，隔着上述栅绝缘膜形成在上述沟道区域上的栅极。

公开(公告)号：CN101404257A

公开(公告)日：2009-04-08

申请号：CN200810161763.9

申请日：2008-09-26

Applicant: 株式会社东芝

Inventor： 手塚勉 ,  丰田英二

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7842 ,  H01L27/1203 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66795 ,  H01L29/66818 ,  H01L29/785 ,  H01L29/78696

Abstract: 本发明能够提供一种尽可能地抑制沟道大小以及形状的波动、并且使沟道宽度尽可能小的场效应晶体管及其制造方法。该场效应晶体管的制造方法具备：在半导体基板上形成绝缘膜的掩模的工序，该半导体基板的上表面具备包含Si的半导体层；通过使用掩模来进行蚀刻从而将半导体层加工为向与半导体基板的上表面平行的一个方向延伸的台面状的工序；通过进行氢环境中的热处理，使半导体层的向一个方向延伸且相对的一对侧面间的距离变窄并且使侧面平坦化的工序；形成覆盖侧面被平坦化的半导体层的栅极绝缘膜的工序；形成覆盖栅极绝缘膜的栅电极的工序；以及在栅电极两侧的半导体层上形成源/漏区的工序。