公开(公告)号：CN102439702B

公开(公告)日：2014-11-12

申请号：CN200980159391.9

申请日：2009-09-16

Applicant: 株式会社东芝

Inventor： 池田圭司 ,  手塚勉 ,  守山佳彦

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66795

Abstract: 本发明的实施方式提供一种半导体器件及其制造方法。在MOS型半导体器件的制造方法中，在作为Si层的一部分且被源极/漏极区域夹着的沟道区域上隔着栅极绝缘膜形成栅极电极，之后至少在源极/漏极区域上生长以Ge为主成分的膜，接着通过使以Ge为主成分的膜与金属进行反应，形成深度方向的接合位置与以Ge为主成分的膜的生长界面相同的金属间化合物膜。

公开(公告)号：CN102439702A

公开(公告)日：2012-05-02

申请号：CN200980159391.9

申请日：2009-09-16

Applicant: 株式会社东芝

Inventor： 池田圭司 ,  手塚勉 ,  守山佳彦

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66795

Abstract: 本发明的实施方式提供一种半导体器件及其制造方法。在MOS型半导体器件的制造方法中，在作为Si层的一部分且被源极/漏极区域夹着的沟道区域上隔着栅极绝缘膜形成栅极电极，之后至少在源极/漏极区域上生长以Ge为主成分的膜，接着通过使以Ge为主成分的膜与金属进行反应，形成深度方向的接合位置与以Ge为主成分的膜的生长界面相同的金属间化合物膜。