一种面向异构众核处理器的芯片测试方法及装置

    公开(公告)号:CN113391970B

    公开(公告)日:2024-03-22

    申请号:CN202110772402.3

    申请日:2021-07-08

    Abstract: 本发明公开了一种面向异构众核处理器的芯片测试方法及装置,该方法包括识别待测异构众核处理器中的各控制核心和各运算核组;在各控制核心中装载相同的控制核心测试向量,并在各运算核心中装载相同的运算核心测试向量;获取待测异构众核处理器的设计频率,在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试;基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果,并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后,合并第一测试结果与第二测试结果,得到最终测试结果。本发明实现了有效减少单片测试,降低测试成本,简化了异构众核处理器芯片的分类标准。

    一种面向异构众核处理器的芯片测试方法及装置

    公开(公告)号:CN113391970A

    公开(公告)日:2021-09-14

    申请号:CN202110772402.3

    申请日:2021-07-08

    Abstract: 本发明公开了一种面向异构众核处理器的芯片测试方法及装置,该方法包括识别待测异构众核处理器中的各控制核心和各运算核组;在各控制核心中装载相同的控制核心测试向量,并在各运算核心中装载相同的运算核心测试向量;获取待测异构众核处理器的设计频率,在测试环境中分别对所述控制核心测试向量与运算核心测试向量进行并行测试;基于两两比较运算核心测试向量的第一运算结果得到运算核心测试向量的第一测试结果,并基于控制核心测试向量的第二运算结果得到控制核心测试向量的第二测试结果后,合并第一测试结果与第二测试结果,得到最终测试结果。本发明实现了有效减少单片测试,降低测试成本,简化了异构众核处理器芯片的分类标准。

    一种带状态监测的可配置一致性验证系统

    公开(公告)号:CN110727611A

    公开(公告)日:2020-01-24

    申请号:CN201910848710.2

    申请日:2019-09-09

    Abstract: 本发明涉及芯片验证技术领域,具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的:一种带状态监测的可配置一致性验证系统,包含片上网络以及片上网络连接的核组,每个所述核组包含核心、存储控制器和访存一致性处理部件;所述核心用于生成与发送激励;所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心;所述核心还用于对所述结果进行验证;还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法,不仅能快速灵活的构建Cache一致性验证环境,且能动态实时的监测各个模块的状态。

    一种处理器硅前验证用的RTL与参考模型实时比较方法

    公开(公告)号:CN110727584A

    公开(公告)日:2020-01-24

    申请号:CN201910850481.8

    申请日:2019-09-10

    Abstract: 一种处理器硅前验证用的RTL与参考模型实时比较方法,属于中央处理器芯片硅前功能正确性验证技术领域。方法包括步骤S01,当监测到RTL的通用寄存器回写信号时,将RTL回写的值记录于Testbench中的RTL缓冲内;步骤S02,比较Testbench中的RTL缓冲中条目和Testbench中参考模型缓冲中条目,若相等,则返回步骤S01,若不相等,则报错退出。本发明能够支持不同体系结构的处理器运行结果的正确性的实时比较,可在处理器的正确性验证中实现指令级的精确结果比较,提高验证环境构建速度和可靠性,提高处理器验证效率,降低处理器验证的难度和门槛。

    数据传输方法、消息引擎、通信节点及网络系统

    公开(公告)号:CN102014111B

    公开(公告)日:2013-09-18

    申请号:CN200910195309.X

    申请日:2009-09-04

    Abstract: 一种数据传输方法、消息引擎、通信节点及网络系统。所述数据传输方法包括:将对应一项数据传输的消息拆分成多个读请求和多个写请求,每i(i>1)个读请求对应一个写请求;按所述消息的请求顺序发送读请求;在写请求对应的i个读请求的响应都返回后,发送该写请求;在所述消息中的所有写请求的响应返回后,发送所述消息的回答字。需要特别强调的是,读响应和写结束的返回都是乱序的。所述数据传输方法、消息引擎、通信节点及网络系统可以显著提高消息处理的吞吐率和链路的利用率。

    数据传输方法、消息引擎、通信节点及网络系统

    公开(公告)号:CN102014111A

    公开(公告)日:2011-04-13

    申请号:CN200910195309.X

    申请日:2009-09-04

    Abstract: 一种数据传输方法、消息引擎、通信节点及网络系统。所述数据传输方法包括:将对应一项数据传输的消息拆分成多个读请求和多个写请求,每i(i>1)个读请求对应一个写请求;按所述消息的请求顺序发送读请求;在写请求对应的i个读请求的响应都返回后,发送该写请求;在所述消息中的所有写请求的响应返回后,发送所述消息的回答字。需要特别强调的是,读响应和写结束的返回都是乱序的。所述数据传输方法、消息引擎、通信节点及网络系统可以显著提高消息处理的吞吐率和链路的利用率。

    队列管理方法和队列管理器、队列消息的处理方法和系统

    公开(公告)号:CN101470623A

    公开(公告)日:2009-07-01

    申请号:CN200710160669.7

    申请日:2007-12-26

    Abstract: 一种队列管理方法,包括:初始设置队列指针和队列计数器,所述队列指针包括头指针、虚尾指针和实尾指针;发送对应于接收到的队列消息的写请求,并根据发送的写请求的数量累加虚尾指针;根据接收到的写结束确认更新队列计数器,并根据所述写结束确认所包含的元素空间的地址和更新后的队列计数器更新实尾指针,所述头指针和实尾指针之间的元素空间为可消费的队列空间。本发明还公开了一种队列管理器、队列消息的处理方法和系统,不需要顺序执行写请求也能保证队列尾指针的更新和数据写入队列的元素空间的同步,可适用于在大规模并行计算机系统上实现高效的基于队列消息的传送机制,扩大了队列消息的应用范围。

    一种带状态监测的可配置一致性验证系统

    公开(公告)号:CN110727611B

    公开(公告)日:2022-01-07

    申请号:CN201910848710.2

    申请日:2019-09-09

    Abstract: 本发明涉及芯片验证技术领域,具体涉及一种带状态监测的可配置一致性验证方法。本发明通过以下技术方案得以实现的:一种带状态监测的可配置一致性验证系统,包含片上网络以及片上网络连接的核组,每个所述核组包含核心、存储控制器和访存一致性处理部件;所述核心用于生成与发送激励;所述访存一致性处理部件接收来自所述核心发送来的激励并从所述存储控制器中取得结果返还至所述核心;所述核心还用于对所述结果进行验证;还包含动态监测模块。本发明的目的是提供一种带状态监测的可配置一致性验证方法,不仅能快速灵活的构建Cache一致性验证环境,且能动态实时的监测各个模块的状态。

    一种针对多种错误类型的片上存储器BIST验证方法

    公开(公告)号:CN110795897A

    公开(公告)日:2020-02-14

    申请号:CN201910841142.3

    申请日:2019-09-06

    Abstract: 本发明涉及芯片验证技术领域,具体涉及一种针对多种错误类型的片上存储器BIST验证方法。本发明通过以下技术方案得以实现的:一种针对多种错误类型的片上存储器BIST验证方法,S01、验证环境搭建步骤、S02、激励规则制定步骤、S03、造错模块添加步骤、S04、结果验证步骤。本发明的目的是提供一种针对多种错误类型的片上存储器BIST验证方法,在测试过程中,充分遍历实现BIST测试中所有可出现的错误类型,保证测试修复逻辑的正确性并提升操作效率。

    浮点验证数据空间压缩方法

    公开(公告)号:CN110795299A

    公开(公告)日:2020-02-14

    申请号:CN201910861818.5

    申请日:2019-09-12

    Abstract: 本发明涉及计算机设计验证技术领域,具体涉及浮点验证数据空间压缩方法。本发明通过以下技术方案得以实现的:浮点验证数据空间压缩方法,对以下三个内容进行数据空间的压缩:内容一:根据浮点数据格式进行压缩;内容二:根据舍入功能点特殊值进行压缩;内容三:根据溢出功能点特殊值进行压缩;在所述内容一中,对各种浮点格式特殊值构成的排列组合作为激励内容进行验证。本发明的目的是提供一种有效的压缩验证数据空间的方法,对浮点部件进行高效模拟验证,通过对IEEE-754浮点标准和各种浮点运算算法的深入分析,建立了一套高效的模拟验证环境,在短时间内成功高效完成对浮点部件的验证。

Patent Agency Ranking