-
公开(公告)号：CN113125855A
公开(公告)日：2021-07-16
申请号：CN202110447068.4
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种印制板差分信号线阻抗测量方法，涉及印制电路板技术领域，包括以下步骤：S1：判断被测量分线是否在电路板表层，是则垫高放置测试台上；反则直接放置测试台上；S2：使用连接至TDR测试机的差分探头，获取检测波形曲线；S3：判断被测差分线前端是否为BGA或者连接器引出区域，是则执行S4；反则执行S5；S4：得到避开时间值，检测波形曲线的前避开时间值内的曲线为无效曲线；S5：获取有效曲线中的前预定长度值内的阻抗值曲线，取平均值。本发明合理有效，综合考虑高速信号本身高频特性对阻抗测量精度的影响，并有效克服信号频率、温度、材质以及差分线连接区域的影响，可以精确有效的获取印制板差分信号线阻抗。
-
公开(公告)号：CN113113822A
公开(公告)日：2021-07-13
申请号：CN202110447000.6
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种正交与非正交背板混合互连方法，涉及计算机系统技术领域，包括以下步骤：S1：中板的前侧通过第一和第二连接器分别连接至第一和第二水平板；S2：中板的后侧通过第三和第四连接器分别连接至第一和第二垂直板；S3：将每一个连接器均分成多个差分对；S4：将第一/二连接器和第三/四连接器错列设置；S5：将第一/二连接器和第三/四连接器重叠部分通过信号孔直连；S6：将不重叠部分通过背板印制线连接。本发明合理有效，通过间接正交连接器的错列排布设计使用，既实现中板前后芯片载板的正交互连，也实现了中板前后无法正交的芯片载板之间的背板互连，该使用方法减少了连接器型号种类，提高了系统可靠性。
-
公开(公告)号：CN110677990B
公开(公告)日：2020-12-11
申请号：CN201910846472.1
申请日：2019-09-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明公开了一种基于双面盲孔印制板工艺的新型存储结构，包括绝缘印制电路板、设于绝缘印制电路板一端面的FPGA，绝缘印制电路板包括依次设置的上盲板、芯板、下盲板，绝缘印制电路板靠近现场可编程逻辑门阵列FPGA的一端面均匀排列有若干个第一存储体单元，绝缘印制电路板另一端面均匀排列有与第一存储体单元相对应的第二存储体单元；上盲板与下盲板内分别设有第一布线层、第二布线层，第一存储体单元与第二存储体单元的各排线端分别与第一布线层、第二布线层的相应电连接节点固接；绝缘印制电路板在两端分别设置有贯穿整个绝缘印制电路板的第一通孔条，其中一组第一通孔条设于可编程逻辑门阵列FPGA下方。
-
公开(公告)号：CN110662368A
公开(公告)日：2020-01-07
申请号：CN201910861700.2
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种面向高速正交中板的哑铃结构通孔设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取高速正交中板信号过孔加工位置；S2：从高速正交中板两侧分别使用粗钻头钻出粗直径孔；S3：在粗直径孔中央将两粗直径孔钻通连接孔；S4：在孔径内侧进行镀铜。本发明一种面向高速正交中板的哑铃结构通孔设计方法可以提高高速正交中板上信号过孔的阻抗，使过孔阻抗与传输通道典型阻抗匹配，降低正交互连通道信号反射，达到提高正交互连通道信号完整性的目的，信号传输质量高，信号传输可靠性强。
-
公开(公告)号：CN110705202B
公开(公告)日：2022-11-15
申请号：CN201910849366.9
申请日：2019-11-21
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明公开了一种面向封装和印制板的系统级电源完整性设计方法，从DC电源压降与AC频域阻抗两个层次，设计封装电源地多孔连接，采用印制板厚铜箔电源地层对，采用封装级低电感滤波电容与印制板级中高容值滤波电容相结合的分级滤波电容配置方法。本发明提高了封装与印制板载流特性，降低了封装与印制板电源分配系统直流压降，本发明有效降低电源分配系统频域阻抗，同时能够减少印制板级低容值滤波电容数量，节约印制板板面布局布线空间。
-
Patent Agency Ranking
公开(公告)号：CN110677996A
公开(公告)日：2020-01-10
申请号：CN201910866937.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明公开了一种基于Allegro软件的隔离盘设计方法及系统。本发明涉及的一种基于Allegro软件的隔离盘设计方法，其特征在于，包括步骤：S11.通过Allegro软件抓取高速差分信号过孔的坐标；S12.检测高速差分信号的不同布线引出层；S13.根据所述抓取的高速差分信号过孔的坐标及检测的不同布线引出层所处的参考层自动绘制相对应的隔离盘图形。本发明在高速、高密背板或插件板的设计中实现了对所需进行阻抗控制的通孔，进行自动坐标抓捕，并根据要求绘制相应的共享隔离盘，自动判别信号线相邻参考平面，并绘制带有符合设计要求的带有信号线保护结构的隔离盘，解决了传统设计方案手工绘制效率低下，易出错的问题。
-
公开(公告)号：CN110677995A
公开(公告)日：2020-01-10
申请号：CN201910859912.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
-
公开(公告)号：CN110674614A
公开(公告)日：2020-01-10
申请号：CN201910864147.8
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F30/392
Abstract: 本发明提供一种基于RX MASK中心点阵的信号眼图分析方法，涉及存储系统工程化技术领域，包括以下步骤：S1：获取存储数据信号仿真眼图；S2：自定义有效Rx MASK规格尺寸；S3：统计有效Rx MASK中心点阵；S4：基于MASK中心点阵对存储信号眼图进行分析评价；S5：获得最佳中心点以及摆幅裕量和时序裕量。本发明一种基于RX MASK中心点阵的信号眼图分析方法优选互连拓扑参数，优化访存信号通道，量化存储数据信号眼图质量评判标准，并确保存储系统有充分的设计裕量，还可以模拟训练机制的作业过程，根据摆幅和时序优先级权重配比，选择最恰当的中心点，计算对应的摆幅裕量、时序裕量。
-
公开(公告)号：CN113255286B
公开(公告)日：2022-11-15
申请号：CN202110446999.2
申请日：2021-04-25
Applicant: 无锡江南计算技术研究所
IPC: G06F30/398
Abstract: 本发明提供一种孔线阻抗匹配的高速信号反盘设计方法，涉及集成电路设计技术领域，包括以下步骤：S1：获取高速传输链路阻抗范围以及步进值；S2：初始化目标阻抗值为最大阻抗值；S3：搭建目标阻抗值下的差分过孔和差分传输线模型；S4：计算该目标阻抗值下的最优反盘图形设计和差分传输线的总插入损耗值；S5：判断目标阻抗值是否大于最小阻抗值；若是，则将目标阻抗值减小步进值，并返回S3；反则执行S6；S6：对比所有目标阻抗下的总插入损耗值，选取总插入损耗值最小时的高速过孔结构作为反盘最优结构。本发明合理有效，结合工程设计要求和实际工艺能力，综合考虑多维参数，实现高速信号传输线阻抗与孔阻抗整体优化，确定传输线结构和高速过孔反盘设计图形，降低回波损耗，最终有效提升高速信号链路的传输性能。
-
公开(公告)号：CN110677995B
公开(公告)日：2020-12-11
申请号：CN201910859912.7
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: H05K3/00
Abstract: 本发明提供一种高速光电混合互连通道阶梯阻抗设计方法，涉及PCB设计技术领域，该方法包括以下步骤：S1：获取光缆内端接阻抗；S2：获取传输通道阻抗差异阈值；S3：确定芯片端接阻抗；S4：确定电互连通道阻抗；S5：确定光互连通道印制线阻抗。本发明一种高速光电混合互连通道阶梯阻抗设计方法综合光缆端接阻抗、芯片端接阻抗、传输通道印制线阻抗、传输通道反射和损耗，分别优化确定电互连通道和光互连通道阻抗，在传输通道允许的反射范围内，可以有效降低电互连通道损耗，延长电互连通道传输距离。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.04 seconds)
