-
公开(公告)号：CN102929562B
公开(公告)日：2015-05-06
申请号：CN201210380703.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
公开(公告)号：CN102929562A
公开(公告)日：2013-02-13
申请号：CN201210380703.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
Patent Agency Ranking
公开(公告)号：CN115329263A
公开(公告)日：2022-11-11
申请号：CN202211045829.4
申请日：2022-08-30
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及机器学习技术领域，具体涉及一种支持低开销北向数据加载的矩阵乘运算脉动阵列装置，脉动阵列装置包括n*n运算核心、北向数据加载器、西向数据整形与加载器和累加缓冲器，运算核心包括北向数据影子寄存器、忙碌锁存器、北向数据寄存器、累加数据寄存器、北向更新使能寄存器、西向数据寄存器、乘法器和加法器，北向数据加载器与第一行运算核心的北向数据影子寄存器及忙碌锁存器连接，设定节拍周期，每三个节拍向第一行运算核心的北向数据影子寄存器写入北向数据并置相应的忙碌锁存器为1，北向数据影子寄存器依次传递北向数据并在传递后复位忙碌锁存器。本发明的有益技术效果包括：实现北向数据的预加载，提高了矩阵乘法运算的效率。
-
公开(公告)号：CN110704366A
公开(公告)日：2020-01-17
申请号：CN201910858177.8
申请日：2019-09-11
Applicant: 无锡江南计算技术研究所
IPC: G06F15/78
Abstract: 本发明涉及大规模FPGA验证平台实现技术领域，具体为一种基于FPGA内部IDDR和ODDR电路的管脚复用装置及方法。一种基于FPGA内部IDDR和ODDR电路的管脚复用装置，包括输入输出单元，以IDDR电路作为输入、ODDR电路作为输出。一种基于FPGA内部IDDR和ODDR电路的管脚复用方法，包括1）采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元。本申请采用FPGA内部的IDDR电路和ODDR电路为基本输入输出单元，实现多FPGA片间的信号传输，有效控制了输入输出的延迟一致性；FPGA片间仅传输数据信号，不传输倍频发送时钟，其数据通过本地时钟产生的倍频接收时钟进行采样接收，该电路通过动态配置接口来调节接收时钟的相位，从而实现不同传输延迟下的可靠传输。
-
公开(公告)号：CN105426793B
公开(公告)日：2018-02-06
申请号：CN201510788566.X
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F21/85
Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备；而且，针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出，并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口；使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。
-
公开(公告)号：CN105426793A
公开(公告)日：2016-03-23
申请号：CN201510788566.X
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F21/85
CPC classification number: G06F21/85 , G06F2221/2125
Abstract: 本发明提供了一种多端口设备控制器加解密调度控制方法。使用具有第一主接口和第二主接口以及第一从接口和第二从接口的局部总线作为设备控制器与主机之间的数据路由开关设备；而且，针对每个端口配置的普通模式和加密模式来分别配置数据传输请求的不同的总线请求路由。使得端口的普通模式下的数据传输请求仅从局部总线的第一主接口发出，并且固定路由到局部总线的第一从接口。使得端口的加密模式下的从局部总线的第一主接口发出的数据传输请求经过加密逻辑路由到局部总线的第二从接口；使得端口的加密模式下的从局部总线的第二主接口发出的数据传输请求经过加密逻辑路由到局部总线的第一从接口。
-
公开(公告)号：CN105389275A
公开(公告)日：2016-03-09
申请号：CN201510790581.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F13/28 , G06F13/364 , G06F13/24
CPC classification number: G06F13/28 , G06F13/24 , G06F13/364 , G06F2213/0024
Abstract: 本发明提供了一种基于AMBA架构的虚拟PCIe-PCI桥接系统，包括：配置读写模块、中断模块、IO请求模块、IO响应模块、DMA请求模块、DMA响应模块、AMBA路由表模块以及PCIe-PCI桥接口模块。
-
-
-
-
-
-
Search Results
17
records
(took 0.041 seconds)
