公开(公告)号：CN108292679A

公开(公告)日：2018-07-17

申请号：CN201680068884.1

申请日：2016-03-31

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章

IPC: H01L29/78

Abstract: 本发明的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n-型柱形区域113、p-型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p+型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p-型柱形区域115A，与沟槽118接触的n-型柱形区域113中距离栅极焊盘部R2最近的规定的n-型柱形区域113A之间，具备n-型柱形区域113B。本发明的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。

公开(公告)号：CN106165101A

公开(公告)日：2016-11-23

申请号：CN201480003200.0

申请日：2014-03-31

Applicant: 新电元工业株式会社

Inventor： 浅田毅 ,  北田瑞枝 ,  山口武司 ,  铃木教章

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0865 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7811

Abstract: [课题]降低由于电容的充放电导致的栅极电极的电压上升从而引起误动作的可能性。[解决方法]半导体装置包括：第一导电型漂移层20；与源极电极90相连接，且被安装在漂移层20上的第二导电型基极层30；以及与源极电极90相连接，贯穿基极层30从而延伸到漂移层20的第二导电型阵列层50。半导体装置包括：被安装在被设在阵列层50的上端两侧的一对第一沟槽63的内部，且被第一绝缘层62包围的一对第一栅极电极61；被设置在基极层30上，在第一绝缘层62中与阵列层50一侧反向的一侧部与该第一绝缘层62相邻接，且与源极电极90相连接的第一导电型源极区域31。

公开(公告)号：CN100481501C

公开(公告)日：2009-04-22

申请号：CN200480039854.5

申请日：2004-12-10

Applicant: 新电元工业株式会社

Inventor： 九里伸治 ,  宍户宽明 ,  三川雅人 ,  大岛宏介 ,  栗山昌弘 ,  北田瑞枝

IPC: H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/47 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7809

Abstract: 提供一种抗破坏性强的半导体装置。与位于同一基极扩散区17a底面的埋入区44a相互间的距离Wm1相比，位于不同基极扩散区17a底面的、相互相对的埋入区44a间的距离Wm2设置得较小(Wm1＞Wm2)。由于在基极扩散区17a底面下出现雪崩击穿，雪崩电流不流过基极扩散区17a的源扩散区21正下方的高电阻部分，因此抗破坏性强。

公开(公告)号：CN118661267A

公开(公告)日：2024-09-17

申请号：CN202380016491.6

申请日：2023-01-26

Applicant: 新电元工业株式会社

Inventor： 本田真彬 ,  北田瑞枝 ,  丸山莉香帆

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/41 ,  H01L29/739

Abstract: 本发明的半导体装置包括：半导体基体(110)、多个沟槽(120)、栅极绝缘膜(122)、栅电极(124)、层间绝缘膜(130)、以及表面电极(140)，其中，半导体基体(110)具有伸出区域(115)，该伸出区域从第二导电型半导体区域(113)的底部伸出，并且与沟槽(120)隔开，伸出区域(115)的杂质浓度的峰值位置比第二导电类型半导体区域(113)的底部深，且伸出区域115的深度方向截面的杂质总量与第二导电型半导体区域(113)的深度方向截面的杂质总量相同或更少。根据本发明提供半导体装置，即使在提高了第一导电型半导体层的杂质浓度的情况下，也能够减少开关损耗及栅极驱动损耗，并且不易发生寄生双极效应。

公开(公告)号：CN110462839B

公开(公告)日：2023-07-07

申请号：CN201780088751.5

申请日：2017-12-27

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  铃木教章 ,  村上晃一

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: MOSFET100，具备：半导体基体110，在n型柱形区域113以及p型柱形区域115构成超结结构；以及栅极电极122，通过栅极绝缘膜120形成，其中，在半导体基体110中，当将提供作为MOSFET的主要运作的区域设为活性区域A1、将保持耐压的区域设为外周区域A3、以及将位于活性区域A1与外周区域A3中间的区域设为活性连接区域A2时，在半导体基体110的活性区域A1、活性连接区域A2以及外周区域A3中，晶格缺陷仅被生成于活性区域A1以及活性连接区域A2。此外，电力转换电路，具备：用于制造MOSFET100的制造方法以及MOSFET100。本发明的MOSFET100能够减少恢复损失，并且与以往的MOSFET相比难以产生振动。

公开(公告)号：CN108292679B

公开(公告)日：2020-12-22

申请号：CN201680068884.1

申请日：2016-03-31

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章

IPC: H01L29/78

Abstract: 本发明的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n‑型柱形区域113、p‑型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p+型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p‑型柱形区域115A，与与沟槽118接触的n‑型柱形区域113中距离栅极焊盘部R2最近的规定的n‑型柱形区域113A之间，具备n‑型柱形区域113B。本发明的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。

公开(公告)号：CN110447108A

公开(公告)日：2019-11-12

申请号：CN201780088740.7

申请日：2017-05-26

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝

IPC: H01L29/78

Abstract: 本发明的MOSFET100包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124形成在半导体基体110的第一主面侧的栅电极126，当n型柱形区域114的掺杂物总量与p型柱形区域116的掺杂物总量不同的状态下，在将该平均正电荷密度ρ(x)为0时的深度位置表示为Xm，，将第1主面侧的耗尽层中的表面中最深的深度位置表示为X0’，并将基准平均正电荷密度表示为ρ0(x)为0时的深度位置表示为Xm，将第1主面侧的耗尽层中最深的深度位置表示为X0时，满足公式：|X0-X0’|＜|Xm-Xm’|。根据本发明的MOSFET100，即便是在栅极周围的电荷平衡存在波动的情况下，也能够减小关断时开关特性的波动。

公开(公告)号：CN108496252A

公开(公告)日：2018-09-04

申请号：CN201780008005.0

申请日：2017-01-16

Applicant: 新电元工业株式会社

Inventor： 北田瑞枝 ,  浅田毅 ,  山口武司 ,  铃木教章 ,  新井大辅

IPC: H01L29/78

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/41766 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7397

Abstract: 本发明的功率半导体装置100，其特征在于，包含：半导体基体110，由多个第一导电型柱形区域以及多个第二导电型柱形区域构成超级结构造；多个沟槽122；栅极绝缘膜124；栅电极126；层间绝缘膜128；接触孔130，在相互邻接的两个沟槽122之间分别形成有两个以上；金属塞132，在接触孔的内部填充金属后形成；以及电极136，其中，第一导电型高浓度扩散区域120仅被形成在：相互邻接的两个沟槽122之间的，沟槽122与距离沟槽最近的金属塞132之间。通过本发明的功率半导体装置，就能够提供一种符合电子器件低成本化以及小型化要求的，并且具有高击穿耐量的功率半导体装置。

公开(公告)号：CN1938860B

公开(公告)日：2010-05-12

申请号：CN200580009827.8

申请日：2005-03-10

Applicant: 新电元工业株式会社

Inventor： 黑崎彻 ,  九里伸治 ,  北田瑞枝 ,  大岛宏介 ,  宍户宽明 ,  三川雅人

IPC: H01L29/78 ,  H01L29/41 ,  H01L29/423 ,  H01L29/47 ,  H01L29/49 ,  H01L29/872

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7813

Abstract: 本发明提供高耐压的半导体装置。由细长的主沟部26和与主沟部的长度方向侧面连接的副沟部27构成活性沟22a，在主沟部26的底面上，配置其高度低于第二导电型的基极扩散区32a的底面的第二导电型的埋入区24，在副沟部27内配置与基极扩散区32a接触的第二导电型的活性沟填充区25。埋入区24经由活性沟填充区25与基极扩散区32a接触。在1个活性沟22a内，在埋入区24以上的部分形成1个栅极沟83，因此不分断栅电极销48而简化电极图案。

公开(公告)号：CN110447108B

公开(公告)日：2022-12-30

申请号：CN201780088740.7

申请日：2017-05-26

Applicant: 新电元工业株式会社

Inventor： 新井大辅 ,  北田瑞枝

IPC: H01L29/78

Abstract: 本发明的MOSFET100包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124形成在半导体基体110的第一主面侧的栅电极126，当n型柱形区域114的掺杂物总量与p型柱形区域116的掺杂物总量不同的状态下，在将该平均正电荷密度ρ(x)为0时的深度位置表示为Xm，将第1主面侧的耗尽层中的表面中最深的深度位置表示为X0’，并将基准平均正电荷密度表示为ρ0(x)为0时的深度位置表示为Xm，将第1主面侧的耗尽层中最深的深度位置表示为X0时，满足公式：|X0‑X0’|＜|Xm‑Xm’|。根据本发明的MOSFET100，即便是在栅极周围的电荷平衡存在波动的情况下，也能够减小关断时开关特性的波动。