-
公开(公告)号:CN1208890A
公开(公告)日:1999-02-24
申请号:CN98117852.9
申请日:1998-07-02
Applicant: 株式会社日立制作所
IPC: G06F9/445
CPC classification number: G06F9/4812 , G06F9/4406 , G06F11/1417
Abstract: 在计算机中使由多个装入模块构成的操作系统重启动的方法,首先,将此操作系统重启动过程中被操作的一个装入模块保存到存储器中。使这一个装入模块处理的插入为可接收状态。然后将这一个装入模块以外的装入模块装入上述计算机的存储器中。由此,在操作系统的重启动过程中,使这个装入模块的插入处理成为可能。
-
公开(公告)号:CN101740114A
公开(公告)日:2010-06-16
申请号:CN200910251217.9
申请日:2008-01-09
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4063 , G11C11/4091
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗·高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于,沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外,先驱动多个下拉电路中晶体管常数大的下拉电路,然后激活另一个下拉电路和上拉电路来进行读出。此外,数据线和先驱动的下拉电路由NMOS晶体管连接,通过激活、不激活上述NMOS晶体管,来控制上述下拉电路的激活、非激活。
-
公开(公告)号:CN1677564A
公开(公告)日:2005-10-05
申请号:CN200510053069.1
申请日:2005-03-07
Applicant: 株式会社日立制作所
IPC: G11C11/409 , H01L27/108
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/065 , H01L27/10897
Abstract: 本发明提供一种半导体存储器件。在进行细微化时,读出放大器的偏置增加、读出时产生误动作,芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外,在多个下拉电路中的一个下拉电路中,构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比,沟道长度和沟道宽度这样的常数更大。另外,多个下拉电路中,晶体管常数大的下拉电路先被激活,之后再激活另一个下拉电路和上拉电路,从而进行读出。
-
公开(公告)号:CN1434515A
公开(公告)日:2003-08-06
申请号:CN02130508.0
申请日:2002-08-15
Applicant: 株式会社日立制作所
CPC classification number: H01L27/11 , H01L27/0688 , H01L27/1104
Abstract: 本发明提供一种半导体存储器件包括多条字线、多条位线以及多个静态存储单元,每个存储单元具有第一、第二、第三、第四、第五和第六个晶体管。每个第一、第二、第三和第四晶体管的沟道相对应该半导体存储器件的基片垂直。每个形成第五和第六晶体管的源极和漏极的半导体区域形成在该基片上的一个PN结。根据本发明另一个方面,该SRAM器件具有多个SRAM单元,其中至少一个是垂直SRAM单元,其包括在基片上的至少四个垂直晶体管,以及每个垂直晶体管包括排列在一条对齐线上的一个源极、一个漏极和它们之间的沟道,该对齐线以大于0度的角穿过该基片的表面。
-
公开(公告)号:CN101221808B
公开(公告)日:2010-06-02
申请号:CN200810002051.2
申请日:2008-01-09
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4091 , G11C11/4096
CPC classification number: G11C11/4091 , H01L27/10897
Abstract: 本发明提供兼顾了高集成、低功耗高速动作的半导体存储器件。所述半导体存储器件包括由多个下拉电路和一个上拉电路构成的读出放大器电路。构成多个下拉电路中的一个下拉电路的晶体管的特征在于,沟道长度、沟道宽度这些常数比构成其他下拉电路的晶体管大。此外,先驱动多个下拉电路中晶体管常数大的下拉电路,然后激活另一个下拉电路和上拉电路来进行读出。此外,数据线和先驱动的下拉电路由NMOS晶体管连接,通过激活、不激活上述NMOS晶体管,来控制上述下拉电路的激活、非激活。
-
公开(公告)号:CN101276641A
公开(公告)日:2008-10-01
申请号:CN200810005561.5
申请日:2008-02-15
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4076
CPC classification number: G11C7/04 , G11C7/1066 , G11C7/1072 , G11C7/22 , G11C7/222 , G11C11/4076 , G11C2207/2272
Abstract: 本发明提供一种半导体存储器件,该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作,而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块,其中,上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号,上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值,并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。
-
公开(公告)号:CN101072125A
公开(公告)日:2007-11-14
申请号:CN200710091597.5
申请日:2007-03-29
Applicant: 株式会社日立制作所
CPC classification number: G06F11/2038 , G06F11/2048 , H04L43/0817 , H04L69/40
Abstract: 在由两台计算机节点构成的不具有共享存储装置的集群中,存在如下课题:通过网络来监视相互的正常状态和停止状态,但仅通过这些有时会错误地判断对方节点已停止。当根据错误的判断执行了系切换时,在系切换后,对方节点恢复正常状态,两台计算机都作为执行系进行动作。构成集群的两台节点和与集群进行通信的其他计算机通过可以使各计算机所连接的端口无效的开关进行连接。控制这些开关的网络控制程序与节点的系切换同步地对节点所连接的端口是否可以使用进行变更。
-
公开(公告)号:CN1251074C
公开(公告)日:2006-04-12
申请号:CN200410003381.5
申请日:1998-07-02
Applicant: 株式会社日立制作所
IPC: G06F9/445
CPC classification number: G06F9/4812 , G06F9/4406 , G06F11/1417
Abstract: 在计算机中使由多个装入模块构成的操作系统重启动的方法,首先,将此操作系统重启动过程中被操作的一个装入模块保存到存储器中。使这一个装入模块处理的插入为可接收状态。然后将这一个装入模块以外的装入模块装入上述计算机的存储器中。由此,在操作系统的重启动过程中,使这个装入模块的插入处理成为可能。
-
公开(公告)号:CN1197089C
公开(公告)日:2005-04-13
申请号:CN00804146.6
申请日:2000-02-09
Applicant: 株式会社日立制作所
IPC: G11C11/4091
CPC classification number: G11C7/06 , G11C7/065 , G11C11/406 , G11C11/4074 , G11C11/4091 , G11C2207/065
Abstract: 即便存储器阵列的电压低,读出放大器也能够高速地从存储单元读出弱信号而电力消耗很小。将用于过激励的驱动开关分散地配置在读出放大器区域内,并将用于恢复的驱动开关集中地配置在读出放大器阵列的一端。通过网状电源线供给过激励电位。每个过激励开关最初从具有比数据线的振幅电压高的电压的数据线对读出数据,实现高速读出。通过分散地配置驱动开关,能够分散读出电流并减小一端与另一端之间的读出电压差。
-
公开(公告)号:CN1143209C
公开(公告)日:2004-03-24
申请号:CN98117852.9
申请日:1998-07-02
Applicant: 株式会社日立制作所
IPC: G06F9/445
CPC classification number: G06F9/4812 , G06F9/4406 , G06F11/1417
Abstract: 在计算机中使由多个装入模块构成的操作系统重启动的方法,首先,将此操作系统重启动过程中被操作的一个装入模块保存到存储器中。使这一个装入模块处理的插入为可接收状态。然后将这一个装入模块以外的装入模块装入上述计算机的存储器中。由此,在操作系统的重启动过程中,使这个装入模块的插入处理成为可能。
-
-
-
-
-
-
-
-
-