公开(公告)号：CN101540190A

公开(公告)日：2009-09-23

申请号：CN200910128944.6

申请日：2009-03-17

Applicant: 尔必达存储器株式会社

Inventor： 梶谷一彦 ,  吉田宗一郎

IPC: G11C7/08 ,  G11C7/12

CPC classification number: G11C8/08 ,  G11C7/067 ,  G11C11/22 ,  G11C11/223 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4097 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/0028 ,  G11C13/004

Abstract: 本发明提供了一种具有单端读出放大器的半导体器件。补偿了制造工艺、电源电压、接合点温度和造成变化的其它因素，并防止了读出放大器的操作裕度减小。具有分级位线结构的半导体存储器件中的单端读出放大器包括：第一MOS晶体管，其用于放大从存储单元输出到位线的信号；第二MOS晶体管，其用于将第一MOS晶体管的输出供给到全局位线；以及全局位线电压确定电路；并且通过包括第一MOS晶体管的复制品和全局位线电压确定电路的复制品的延迟电路的输出信号，来控制至少第二MOS晶体管的导通/截止时序或者包括全局位线电压确定电路的全局读出放大器的读取时序。

公开(公告)号：CN100354971C

公开(公告)日：2007-12-12

申请号：CN02829837.3

申请日：2002-11-08

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社 ,  日立超大规模集成电路系统株式会社

Inventor： 关口知纪 ,  宫武伸一 ,  阪田健 ,  竹村理一郎 ,  野田浩正 ,  梶谷一彦

IPC: G11C7/06

CPC classification number: G11C7/062 ,  G11C5/063 ,  G11C7/065 ,  G11C7/08 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4097 ,  G11C29/1201 ,  G11C2207/002 ,  G11C2207/005 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10897

Abstract: 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的读出列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用读出列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。

公开(公告)号：CN1695249A

公开(公告)日：2005-11-09

申请号：CN02829837.3

申请日：2002-11-08

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社 ,  日立超大规模集成电路系统株式会社

Inventor： 关口知纪 ,  宫武伸一 ,  阪田健 ,  竹村理一郎 ,  野田浩正 ,  梶谷一彦

IPC: H01L27/108 ,  H01L21/8242 ,  G11C11/407 ,  G11C11/409

CPC classification number: G11C7/062 ,  G11C5/063 ,  G11C7/065 ,  G11C7/08 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4097 ,  G11C29/1201 ,  G11C2207/002 ,  G11C2207/005 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10882 ,  H01L27/10897

Abstract: 本发明的直接读出放大器，在作为位线连接到栅极的差动对而动作的MOS晶体管和RLIO线之间，设置由在位线方向上布线的列选择线所控制的MOS晶体管而使其隔离，进而，把作为差动对而动作的MOS晶体管的源极连接到在字线方向上布线的共同源极线上。在读出动作时，通过利用列选择线和共同源极线仅在选择栅网上激活直接读出放大器，而大幅度地减少读出动作时的消耗电力。而且，从局部IO线隔离作为差动对动作的MOS晶体管的寄生电容，减少局部IO线的负载能力，实现读出速度的高速化。另外，降低读出动作中的局部IO线的负载能力的数据模式依赖性，使制造后的试验容易化。