公开(公告)号：CN102683328A

公开(公告)日：2012-09-19

申请号：CN201210020070.4

申请日：2012-01-21

Applicant: 富士通株式会社

Inventor： 高桥哲也 ,  小八重健二 ,  竹内周一 ,  佐藤由行 ,  中村公保

IPC: H01L25/00 ,  H01L25/065 ,  H01L23/31 ,  H01L23/367 ,  H01L21/98

CPC classification number: H01L23/3128 ,  H01L23/36 ,  H01L23/4334 ,  H01L25/03 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19107 ,  Y10T29/4913 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供一种电子器件，其包括：插入物；安装在插入物的第一表面上的第一芯片，所述第一芯片具有面向插入物的第一表面的第一表面和与第一芯片的第一表面相反的第二表面；安装在与插入物的第一表面相反的插入物的第二表面上的第二芯片，所述第二芯片具有面向插入物的第二表面的第一表面和与第二芯片的第一表面相反的第二表面；连接至所述第一芯片的第二表面的第一金属板；在第二芯片的第二表面上方提供的第二金属表面；和穿过插入物且连接至第一金属板和第二金属板的通路。

公开(公告)号：CN102254888A

公开(公告)日：2011-11-23

申请号：CN201110122134.7

申请日：2011-05-12

Applicant: 富士通株式会社

Inventor： 竹内周一 ,  小八重健二 ,  高桥哲也

IPC: H01L23/488 ,  H01L23/498 ,  H01L23/31 ,  H01L21/48 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/49816 ,  H01L21/4853 ,  H01L23/562 ,  H01L2224/141 ,  H01L2224/16225 ,  H01L2224/1703 ,  H05K3/3436 ,  Y10T29/4913 ,  Y10T29/53174

Abstract: 本发明提供了一种印刷电路板单元制造方法及设备、电子部件及其制造方法。对布置在电子部件上的一部分凸块进行挤压，以使所述一部分凸块的高度相比其它凸块降低。

公开(公告)号：CN101663750A

公开(公告)日：2010-03-03

申请号：CN200780052239.1

申请日：2007-03-23

Applicant: 富士通株式会社

Inventor： 小林弘 ,  小八重健二 ,  竹内周一 ,  吉良秀彦

IPC: H01L23/28 ,  G06K19/07 ,  G06K19/077

CPC classification number: H01L23/24 ,  G06K19/07728 ,  H01L23/16 ,  H01L23/3135 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/00

Abstract: 本发明的目的在于提供一种能够降低施加至电路芯片的弯曲应力且能够避免导体图案的断线的电子装置，该电子装置具有：基底(11)；导体图案(12)，其布线形成在基底上；电路芯片(13)，其与导体图案(12)电连接；加强体(16)，其在基底(11)上以包围电路芯片(13)的方式配置，具有环状的外形，而且内部结构具有多个相互同心的环(16a、16b)；封装体(15a)，其填埋所述加强体(16)的内侧并覆盖电路芯片(13)的上部，从而将电路芯片(13)封装在基底(11)上。

公开(公告)号：CN101636837A

公开(公告)日：2010-01-27

申请号：CN200780052245.7

申请日：2007-03-23

Applicant: 富士通株式会社

Inventor： 小林弘 ,  小八重健二 ,  竹内周一 ,  吉良秀彦

IPC: H01L23/28 ,  G06K19/077 ,  G06K19/07

CPC classification number: H01L23/16 ,  G06K19/077 ,  G06K19/07728 ,  H01L23/3121 ,  H01L23/3135 ,  H01L2224/16

Abstract: 本发明的目的在于提供一种能够降低施加至电路芯片的弯曲应力且能够避免导体图案的断线的电子装置等，该电子装置具有：基底(11)；导体图案(12)，其布线形成在基底上；电路芯片(13)，其与导体图案(12)电连接；加强体(16)，其在基底(11)上以包围电路芯片(13)的方式配置，具有环状的外形，由在基底(11)的厚度方向上所层叠的多个层(16a、16b)构成，在多个层中最靠近基底(11)一侧的最下层(16a)比其余各层中的至少任意一层(16b)更柔软；封装体(15a)，其填埋加强体(16)内侧并覆盖电路芯片(13)的上部，从而将电路芯片(13)封装在基底(11)上。