-
公开(公告)号：CN1841771A
公开(公告)日：2006-10-04
申请号：CN200510092181.6
申请日：2005-08-22
Applicant: 富士通株式会社
IPC: H01L29/78 , H01L27/092 , H01L21/336 , H01L21/8238
CPC classification number: H01L21/823814 , H01L21/76804 , H01L21/76805 , H01L21/76843 , H01L21/76864 , H01L21/823807 , H01L23/485 , H01L29/165 , H01L29/41766 , H01L29/665 , H01L29/66636 , H01L29/66643 , H01L29/7843 , H01L29/7848 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供一种p沟道MOS晶体管、半导体集成电路器件及其制造工艺。该p沟道MOS晶体管包括形成在硅衬底中栅极的各横向侧的p型源极区和漏极区，其中每个p型源极区和漏极区包括任一金属膜区和金属化合物膜区，它们作为内部积累压应力的压应力源。使用本发明，可以实现更大的压应力、相当大的空穴迁移，从而使MOS晶体管的运行速度大幅提高。
-
公开(公告)号：CN1822392A
公开(公告)日：2006-08-23
申请号：CN200510076386.5
申请日：2005-06-10
Applicant: 富士通株式会社
IPC: H01L29/78
Abstract: 一种半导体器件，包括：栅电极，经由栅极绝缘膜形成在与沟道区域对应的硅衬底上；p型源极和漏极区域，形成在栅电极上的侧壁绝缘膜各外侧的硅衬底中；一对SiGe混晶区域，形成在侧壁绝缘膜各外侧的硅衬底中且与硅衬底为外延关系，以便分别被源极区域和漏极区域围绕，每个所述SiGe混晶区域生长到栅极绝缘膜和硅衬底之间的栅极绝缘膜界面的水平面之上的水平面，其中在SiGe混晶区域的各上表面上设置压应力膜。
-
公开(公告)号：CN1805144A
公开(公告)日：2006-07-19
申请号：CN200510077942.0
申请日：2005-06-15
Applicant: 富士通株式会社
IPC: H01L27/092 , H01L29/78 , H01L21/8238 , H01L21/336
CPC classification number: H01L29/6656 , H01L21/823807 , H01L21/823814 , H01L21/823835 , H01L21/823842 , H01L21/823864 , H01L29/6653 , H01L29/66628 , H01L29/66636 , H01L29/7848 , Y10S438/933
Abstract: 一种半导体集成电路器件包括：n沟道MOS晶体管，形成在硅衬底的第一器件区上；及p沟道MOS晶体管，形成在硅衬底的第二器件区上，其中n沟道MOS晶体管包括第一栅电极，该第一栅电极承载形成在其各个侧壁表面上的一对第一侧壁绝缘膜，p沟道MOS晶体管包括第二栅电极，该第二栅电极承载形成在其各个侧壁表面上的一对第二侧壁绝缘膜；第一和第二SiGe混合晶体区，外延形成在第二器件区中，以使其填充形成在第二侧壁绝缘膜各个外侧处的第一和第二沟槽，从而被包含在p沟道MOS晶体管的源极扩散区和漏极扩散区中，在第一器件区中n型源极扩散区和漏极扩散区之间的距离大于在第二器件区中p型源极扩散区和漏极扩散区之间的距离。
-
公开(公告)号：CN1245766C
公开(公告)日：2006-03-15
申请号：CN03158503.5
申请日：2003-09-17
Applicant: 富士通株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/518 , H01L21/28202 , H01L21/3144 , H01L21/823462 , H01L29/513 , H01L29/517
Abstract: 由氮氧化硅膜构成的栅极绝缘膜淀积在半导体衬底上。栅极淀积在栅极绝缘膜上。源区和漏区淀积在栅极两侧。栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20%或20%以下，其中每个主要氮原子的三个键都耦合到硅原子，并且连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。
-
-
-
Search Results
14
records
(took 0.023 seconds)
