公开(公告)号：CN1495912A

公开(公告)日：2004-05-12

申请号：CN03158503.5

申请日：2003-09-17

Applicant: 富士通株式会社

Inventor： 堀充明 ,  田村直义 ,  滋野真弓

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/66

CPC classification number: H01L29/518 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/823462 ,  H01L29/513 ,  H01L29/517

Abstract: 由氮氧化硅膜构成的栅极绝缘膜淀积在半导体衬底上。栅极淀积在栅极绝缘膜上。源区和漏区淀积在栅极两侧。栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20％或20％以下，其中每个主要氮原子的三个键都耦合到硅原子，并且连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。

公开(公告)号：CN1832123A

公开(公告)日：2006-09-13

申请号：CN200610009428.8

申请日：2003-09-17

Applicant: 富士通株式会社

Inventor： 堀充明 ,  田村直义 ,  滋野真弓

IPC: H01L21/66 ,  H01L21/336

CPC classification number: H01L29/518 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/823462 ,  H01L29/513 ,  H01L29/517

Abstract: 本发明提出一种半导体器件及其评估方法和处理条件评估方法。本发明的半导体器件的特性的评估方法包括以下步骤：在半导体衬底的表面上形成氮氧化硅膜；测量氮氧化硅膜中的主要氮原子与氮原子总数的存在比例，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子；以及根据测量的存在比例评估采用该氮氧化硅膜作为栅极绝缘膜的MISFET的特性。

公开(公告)号：CN1701426A

公开(公告)日：2005-11-23

申请号：CN200480000922.7

申请日：2004-04-28

Applicant: 富士通株式会社

Inventor： 堀充明

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/318

CPC classification number: H01L21/28202 ,  H01L29/518

Abstract: 本发明提供一种半导体器件的制造方法，能够抑制离子注入到栅电极中的硼穿透栅绝缘膜，并能够抑制沟道区的迁移率的下降。半导体器件的制造方法包括：在半导体基板的有源区上形成栅绝缘层的工序；利用活性氮从上述栅绝缘层表面侧导入氮的工序；在NO气体环境中实施退火处理的工序，以确保已导入氮的栅绝缘层内的氮浓度分布在表面侧高、且在与半导体基板的界面处低。

公开(公告)号：CN1245766C

公开(公告)日：2006-03-15

申请号：CN03158503.5

申请日：2003-09-17

Applicant: 富士通株式会社

Inventor： 堀充明 ,  田村直义 ,  滋野真弓

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/518 ,  H01L21/28202 ,  H01L21/3144 ,  H01L21/823462 ,  H01L29/513 ,  H01L29/517

Abstract: 由氮氧化硅膜构成的栅极绝缘膜淀积在半导体衬底上。栅极淀积在栅极绝缘膜上。源区和漏区淀积在栅极两侧。栅极绝缘膜中存在的主要氮原子与氮原子总数的比例为20%或20%以下，其中每个主要氮原子的三个键都耦合到硅原子，并且连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子。

公开(公告)号：CN100401493C

公开(公告)日：2008-07-09

申请号：CN200610009428.8

申请日：2003-09-17

Applicant: 富士通株式会社

Inventor： 堀充明 ,  田村直义 ,  滋野真弓

IPC: H01L21/66 ,  H01L21/336

Abstract: 本发明提出一种半导体器件及其评估方法和处理条件评估方法。本发明的半导体器件的特性的评估方法包括以下步骤：在半导体衬底的表面上形成氮氧化硅膜；测量氮氧化硅膜中的主要氮原子与氮原子总数的存在比例，其中每个主要氮原子的三个键都耦合到硅原子上，连接到主要氮原子的三个硅原子的每个的其余三个键都耦合到其它氮原子；以及根据测量的存在比例评估采用该氮氧化硅膜作为栅极绝缘膜的MISFET的特性。

公开(公告)号：CN1271682C

公开(公告)日：2006-08-23

申请号：CN03155368.0

申请日：2003-08-28

Applicant: 富士通株式会社

Inventor： 堀充明

IPC: H01L21/28 ,  H01L21/316 ,  H01L21/311 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/823462 ,  Y10S438/981

Abstract: 一种具有不同厚度栅极绝缘膜的半导体器件的制造方法，具有以下步骤：(a)在半导体衬底的表面上多个区域中形成具有第一厚度的第一栅极绝缘膜；(b)在所述多个区中的第一区中除去第一栅极绝缘膜并允许形成自然氧化膜；(c)在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(b)中形成的自然氧化膜；以及(d)在步骤(c)之后，在第一区中的半导体衬底的表面上形成具有比第一厚度薄的第二厚度的第二栅极绝缘膜。

公开(公告)号：CN1494113A

公开(公告)日：2004-05-05

申请号：CN03155368.0

申请日：2003-08-28

Applicant: 富士通株式会社

Inventor： 堀充明

IPC: H01L21/28 ,  H01L21/316 ,  H01L21/311 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/823462 ,  Y10S438/981

Abstract: 一种具有不同厚度栅极绝缘膜的半导体器件的制造方法，具有以下步骤：(a)在半导体衬底的表面上多个区域中形成具有第一厚度的第一栅极绝缘膜；(b)在所述多个区中的第一区中除去第一栅极绝缘膜并允许形成自然氧化膜；(c)在还原气氛中加热半导体衬底并选择性地还原和除去在步骤(b)中形成的自然氧化膜；以及(d)在步骤(c)之后，在第一区中的半导体衬底的表面上形成具有比第一厚度薄的第二厚度的第二栅极绝缘膜。