-
公开(公告)号：CN117056277A
公开(公告)日：2023-11-14
申请号：CN202311050617.X
申请日：2023-08-18
Applicant: 安徽大学
IPC: G06F15/78 , G06F7/544 , G11C11/413
Abstract: 本发明属于集成电路技术领域，具体涉及一种基于读写分离SRAM配置自适应扫描ADC的乘累加存内计算电路，以及对应的CIM芯片。该电路包括：存算阵列，行信号线、列信号线、模式控制电路、以及量化电路。其中，存算阵列由多个8TSRAM单元按阵列排布而成。行信号线包括WL、RWL和SW；列信号线包括BL、BLB和RBL。模式控制电路用于切换行信号线和列信号线的接入状态。模式控制电路包括行开关组和列开关组。行开关组用于调整RBL的接线端口。列开关组分别用于调整RWL的接线端口，SW的接地状态。以及RWL和SW连通状态。量化电路用于对逻辑运算的结果进行量化和输出。本发明的电路具备数据存储和MAC功能，并克服了传统方案在集成度、功耗和能效方面的不足。
-
公开(公告)号：CN116346131A
公开(公告)日：2023-06-27
申请号：CN202310196215.4
申请日：2023-03-03
Applicant: 安徽大学
Abstract: 本发明涉及高速模数转换技术领域，具体涉及针对TIADC采样时间失配误差提取及校准方法、使用了该种失配误差提取及校准方法的校准装置。本发明可以精确快速的提取TIADC系统中由于各种原因导致的采样时间失配数据，从而显著的提高TIADC的SNDR、SFDR等技术指标的大小。本发明由于是后台校准方法，可以根据不同的外部条件自适应的提取补偿值，不需要花费额外大量时间完成校准工作，同时，本发明方法结构简单明了，没有复杂的求导数运算或者矩阵运算，降低了硬件复杂度，易于实现，此外，本发明方法不受通道数目限制，具有良好的适配性和极大的灵活性。
-
公开(公告)号：CN115050406B
公开(公告)日：2022-10-25
申请号：CN202210983745.9
申请日：2022-08-17
Applicant: 安徽大学
IPC: G11C11/413 , G11C7/12 , G11C7/06 , G11C5/14
Abstract: 本发明属于集成电路技术领域，具体涉及一种SRAM存储器的位线泄漏电流补偿电路，集成位线泄漏电流补偿电路的功能模块，采用该功能模块的数据存储电路及其存储器。位线泄漏电流补偿电路用于连接在SRAM存储器中的存储阵列和灵敏放大器SA之间；存储阵列与两组位线对连接，两组位线对包括主位线对BL、BLB和辅助位线对BL1、BLB1。位线泄漏电流补偿电路包括四组PMOS管对：P0和P1、P2和P3、P4和P5、P6和P7，以及四个电容：C0、C1、C2、C3。本发明提供的存储器中包括存储阵列、位线对、位线泄漏电流补偿电路和灵敏放大器。其中存储阵列由8T SRAM存储单元构成。解决了现有SRAM存储器存在的因位线漏电流导致的数据读取错误，以及读操作延迟较高，数据读取速率不足的问题。
-
公开(公告)号：CN119438851B
公开(公告)日：2025-05-13
申请号：CN202510027241.3
申请日：2025-01-08
Applicant: 安徽大学
Abstract: 本发明属于集成电路测试领域，具体涉及一种BTI测试电路、晶圆中MOS管的BTI测试方法与设备。BTI测试电路包括一个由3组以上NMOS管和PMOS管构成的反相器链，以及一个由两个PMOS管和两个NMOS管构成的使能电路。使能电路采用或非门电路或与非门电路的架构；使能电路用于向反相器链输出控制信号，进而使得反相器链上的所有偶数位或所有奇数位上的MOS管处于相同的偏置状态，以支持对状态同步的各个MOS管的BTI效应进行并行测试。该BTI测试电路还可以利用被测电路中的晶体管搭建以进一步降低测试方案的硬件成本和可复用性。该方案解决了现有晶体管BTI测试和芯片可靠性评估的效率较低，成本较高的问题。
-
公开(公告)号：CN119356640A
公开(公告)日：2025-01-24
申请号：CN202411918331.3
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。
-
Patent Agency Ranking
公开(公告)号：CN119945334A
公开(公告)日：2025-05-06
申请号：CN202510035647.6
申请日：2025-01-09
Applicant: 安徽大学
Abstract: 本发明属于模拟电路领域，具体涉及一种面向需求的动态高增益放大电路及Pipeline SAR ADC。该电路包括一个输出增益可调的前端动态放大器以及一个CR‑CLS电路，CR‑CLS电路由CLS电容C7、C8，修调电容C9、C10，以及CMOS开关K25‑K38构成。其中，前端动态放大器和CR‑CLS电路中的CLS电容和修调电容在电路中的拓扑结构可以在积分‑估计和积分‑电平移位的模式切换过程进行动态调整和相互匹配，进而优化电路的最终输出的增益和摆幅。前端动态放大器的增益匹配优化了电路在先进工艺下的开环增益性能、闭环增益精度；CR‑CLS引入的修调电容则有效减小开关电容积分电路中的非理想因素，减小积分误差。
-
公开(公告)号：CN119356639B
公开(公告)日：2025-03-11
申请号：CN202411920531.2
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元；数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中，并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路，将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。
-
公开(公告)号：CN118136069A
公开(公告)日：2024-06-04
申请号：CN202410332363.9
申请日：2024-03-18
Applicant: 安徽大学
Abstract: 本申请涉及一种TFET‑SRAM单元电路及其封装方法、阵列电路和电子设备，在单元电路中，锁存模块包括第一PTFET管、第二PTFET管、第一NTFET管和第二NTFET管，第一PTFET管的漏极、第一NTFET管的漏极、第二PTFET管的栅极和第二NTFET管的栅极相互连接并构成第一存储节点，第一PTFET管的栅极、第一NTFET管的栅极、第二PTFET管的漏极和第二NTFET管的漏极相互连接并构成第二存储节点；第一PTFET管的源极通过第一开关模块连接电源，第二PTFET管的源极连接电源，第一NTFET管通过第二开关模块连接地，第二NTFET管连接地，第一存储节点通过第一写入模块连接电源且通过第二写入模块连接地，第二存储节点连接读出模块。解决了TFET‑SRAM单元电路通常难以兼顾写入速度和功耗的问题。
-
公开(公告)号：CN116931873B
公开(公告)日：2023-11-28
申请号：CN202311159955.7
申请日：2023-09-11
Applicant: 安徽大学
Abstract: 本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
-
公开(公告)号：CN116931873A
公开(公告)日：2023-10-24
申请号：CN202311159955.7
申请日：2023-09-11
Applicant: 安徽大学
Abstract: 本发明涉及两字节乘法电路及其任意位宽为2次幂的乘法电路与芯片。所述两字节乘法电路包括四个与门电路和两个半加器电路。每个半加器电路包括三个PMOS晶体管和三个NMOS晶体管。半加器电路结构在仅用六个晶体管的情况下能达到全摆幅输出。在四个门电路模块和两个半加器电路模块组合下，完成一个2bit乘法器电路设计，同时两字节乘法电路可根据不同位宽乘法运算的需要进行不同电路的组合设计，通过配置加法器和移位器，使得运算器进行任意位宽为2次幂的乘法，可以避免高位运算的大体积的乘法器，可以实现数据位宽的灵活调节，进而实现更多复杂数据的运算，同时降低芯片运行功耗，使运算效率大大提高。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.024 seconds)
