-
公开(公告)号：CN101697356A
公开(公告)日：2010-04-21
申请号：CN200910073105.9
申请日：2009-10-29
Applicant: 哈尔滨工程大学
Abstract: 本发明提供了一种调制导通电阻UMOS晶体管。包括漏区(201)、漂移区(202)、场氧化层(203)、多晶硅极板(204)、沟道区(205)、源电极(206)、栅氧化层(207)、栅电极(208)，多晶硅极板(204)与栅电极(208)连接。可以根据器件具体导通特性、击穿特性的要求来具体设定器件各区域尺寸。这种结构可在不牺牲器件耐压的前提下，同时兼顾降低漏-源导通电阻的要求。本发明与常规UMOS晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
公开(公告)号：CN102983171B
公开(公告)日：2015-10-28
申请号：CN201210532877.6
申请日：2012-12-11
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/336 , H01L21/28
Abstract: 本发明提供的是一种垂直无结环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。所述漏扩展区106、沟道区107、源区108和漏区111的掺杂类型与浓度相同，均为n+掺杂，掺杂浓度为1×1019～8×1019cm-3；所述多晶硅栅110为p+掺杂，掺杂浓度为5×1019cm-3。本发明提供一种有效抑制短沟道效应的作用的垂直无结环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直无结环栅MOSFET的制造方法。
-
公开(公告)号：CN103456756A
公开(公告)日：2013-12-18
申请号：CN201310441960.7
申请日：2013-09-26
Applicant: 哈尔滨工程大学
IPC: H01L27/146 , H01L21/762
Abstract: 本发明公开了一种有源像素结构及其制作方法，该像素结构包括：NMOS器件和PMOS器件，其中，所述NMOS器件在100晶向的SOI顶层多晶硅薄膜上；所述PMOS器件在110晶向或111晶向的SOI顶层多晶硅薄膜上。与普通有源像素结构相比，在具有相同驱动能力下，本发明提供的有源像素结构的填充因子较高，进而提高了有源像素的灵敏度和信噪比。同时，该结构使有源像素的抗辐射性能、速度均得到改善。
-
公开(公告)号：CN102983171A
公开(公告)日：2013-03-20
申请号：CN201210532877.6
申请日：2012-12-11
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/423 , H01L29/10 , H01L21/336 , H01L21/28
Abstract: 本发明提供的是一种垂直无结环栅MOSFET器件的结构及其制造方法。包括底层n型硅晶圆衬底101，漏区111位于器件的最低端；在衬底101上外延生长漏扩展区106，沟道区107，和源区108，栅氧化层109包围整个沟道区107，在栅氧化层109上淀积多晶硅栅110。所述漏扩展区106、沟道区107、源区108和漏区111的掺杂类型与浓度相同，均为n+掺杂，掺杂浓度为1×1019～8×1019cm-3；所述多晶硅栅110为p+掺杂，掺杂浓度为5×1019cm-3。本发明提供一种有效抑制短沟道效应的作用的垂直无结环栅MOSFET结构，还提供一种可以简化工艺流程，灵活控制栅长和硅体区厚度的垂直无结环栅MOSFET的制造方法。
-
公开(公告)号：CN101697356B
公开(公告)日：2011-01-26
申请号：CN200910073105.9
申请日：2009-10-29
Applicant: 哈尔滨工程大学
Abstract: 本发明提供了一种调制导通电阻UMOS晶体管。包括漏区(201)、漂移区(202)、场氧化层(203)、多晶硅极板(204)、沟道区(205)、源电极(206)、栅氧化层(207)、栅电极(208)，多晶硅极板(204)与栅电极(208)连接。可以根据器件具体导通特性、击穿特性的要求来具体设定器件各区域尺寸。这种结构可在不牺牲器件耐压的前提下，同时兼顾降低漏-源导通电阻的要求。本发明与常规UMOS晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
Patent Agency Ranking
公开(公告)号：CN101819998A
公开(公告)日：2010-09-01
申请号：CN201010159170.6
申请日：2010-04-29
Applicant: 哈尔滨工程大学
Abstract: 本发明提供的是一种具有应变硅结构的高压低功耗SOI LDMOS晶体管。包括源区(9)、体区(8)、漏区(5)、超结结构中n柱(3)、超结结构中p柱(4)、源电极(10)、漏电极(12)、栅电极(11)、埋置介质层(6)，所述超结结构中p柱(4)为与硅材料晶格不匹配的单晶材料，所述单晶材料是如Ge或SiGe使硅能够生成应变的材料，所述超结结构中n柱(3)为在超结结构中p柱(4)基础上生成的n型平行于源漏电极的横向张应变硅。本发明在不牺牲器件耐压的前提下，同时兼顾降低漏-源导通电阻的要求。本发明与常规SOI LDMOS晶体管工艺兼容，具有很强的可实施性，更易满足功率电子系统的应用要求。
-
-
公开(公告)号：CN103579306A
公开(公告)日：2014-02-12
申请号：CN201310556342.7
申请日：2013-11-11
Applicant: 哈尔滨工程大学
CPC classification number: H01L29/78 , H01L29/0684
Abstract: 本发明公开了一种分裂栅型功率MOS器件，特别设计器件元胞中有源区中包含P柱。该版图中P柱位于每个独立台面结构中心，且为与台面边界平行的六边形柱体，被有源区中深沟槽包围。在不增加工艺难度的基础上，保证器件的击穿电压，改善器件导通电阻，提高器件的工作可靠性。
-
公开(公告)号：CN103515444A
公开(公告)日：2014-01-15
申请号：CN201310457114.4
申请日：2013-09-24
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L29/417 , H01L29/47
CPC classification number: H01L29/7827 , H01L29/47
Abstract: 本发明提供了一种槽栅功率MOS器件，该器件包括：P体区和源极金属，其中，所述源极金属和所述P体区直接接触形成肖特基。通过上述结构，降低了器件内部寄生双极晶体管的作用。在保证本发明器件的基本电学特性与现有技术中的MOS器件相当的前提下，该结构可以有效的降低单粒子烧毁效应的发生。
-
公开(公告)号：CN102637731A
公开(公告)日：2012-08-15
申请号：CN201210126292.4
申请日：2012-04-26
Applicant: 哈尔滨工程大学
IPC: H01L29/40 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/407 , H01L29/42372 , H01L29/66734 , H01L29/7811
Abstract: 本发明提供的是一种沟槽功率MOS器件的终端结构及其制造方法。包括栅电极引出电极(101)，栅电极引出电极(101)的下方为悬浮多晶硅电极(102)，悬浮多晶硅电极(102)在厚氧化层103)内部，栅电极引出电极(101)的上方为栅电极连接金属(104)，器件有源区的源电极(105)在元胞结构的顶部，漂移区106)为N型掺杂，漏电极(107)为N型重掺杂；栅电极引出电极(101)、栅电极下部悬浮多晶硅电极102)和厚氧化层(103)组合结构起到器件终端的作用，且在相同掩膜板及相同工艺中形成。在保证器件有超低的导通电阻的同时，不影响器件的击穿电压及寄生电容，在优化了工艺制造流程的同时，降低了器件的制作成本。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.024 seconds)
