半导体结构及其形成方法
    11.
    发明公开

    公开(公告)号:CN113809076A

    公开(公告)日:2021-12-17

    申请号:CN202110477781.3

    申请日:2021-04-30

    Abstract: 提供了半导体结构及其形成方法。在实施例中,半导体结构包括:外延源极部件和外延漏极部件;沟道构件的垂直堆叠件,设置在背侧介电层上方,沟道构件的垂直堆叠件沿方向在外延源极部件和外延漏极部件之间延伸;栅极结构,包裹沟道构件的垂直堆叠件的每个;以及背侧源极接触件,设置在背侧介电层中。背侧源极接触件包括邻近外延源极部件的顶部和远离外延源极部件的底部。顶部和底部包括沿该方向的阶梯宽度变化。

    半导体装置
    13.
    发明公开

    公开(公告)号:CN112750816A

    公开(公告)日:2021-05-04

    申请号:CN202010842050.X

    申请日:2020-08-20

    Abstract: 一种半导体装置,包括鳍部,突出于半导体基底;栅极结构位于鳍部上;第一介电层位于栅极结构上且包括第一介电材料;栅极间隔件沿着栅极结构的侧壁及沿着第一介电层的侧壁,栅极间隔件的上表面比栅极结构的上表面更远离半导体基底;蚀刻停止层沿着栅极间隔件,蚀刻停止层的上表面比栅极间隔件的上表面更靠近半导体基底;源极/漏极接触电极相邻于蚀刻停止层;第二介电层位于源极/漏极接触电极上且包括第二介电材料,其中第二介电层延伸于蚀刻停止层的上表面上;第三介电层位于第二介电层上,且包括第三介电材料,其中三介电材料具有不同于第二介电材料的组成,且其中第三介电层延伸于栅极间隔件的上表面上。

    半导体器件及其形成方法
    14.
    发明授权

    公开(公告)号:CN112018035B

    公开(公告)日:2023-09-12

    申请号:CN202010150288.6

    申请日:2020-03-06

    Abstract: 旨在提供源极/漏极隔离结构的方法和结构,该方法包括提供具有与第二源极/漏极区域相邻的第一源极/漏极区域的器件。在第一和第二源极/漏极区域之间以及第二源极/漏极区域的暴露的第一部分上方沉积掩模层。在沉积掩模层之后,蚀刻ILD层的设置在掩模层的任一侧上的第一部分,而基本不蚀刻掩模层,以暴露第二源极/漏极区域的第二部分并且暴露第一源极/漏极区域。在蚀刻ILD层的第一部分之后,蚀刻掩模层以形成L形掩模层。在形成L形掩模层之后,在暴露的第一源极/漏极区域上方形成第一金属层,并且在第二源极/漏极区域的暴露的第二部分上方形成第二金属层。本发明的实施例还涉及半导体器件及其形成方法。

    半导体器件及其制造方法
    15.
    发明公开

    公开(公告)号:CN116631940A

    公开(公告)日:2023-08-22

    申请号:CN202310272193.5

    申请日:2023-03-20

    Abstract: 本申请的实施例提供了半导体器件及其制造方法。在制造半导体器件的方法中,在衬底上方形成具有金属栅极结构、源极和漏极的场效应晶体管(FET)。设置在伪金属栅极结构之间的第一前侧接触件形成在隔离绝缘层上方。前侧布线层形成在第一前侧接触件上方。从衬底的背侧去除衬底的部分,从而暴露隔离绝缘层的底部。从隔离绝缘层的底部在隔离绝缘层中形成第一开口以暴露第一前侧接触件的底部。通过用导电材料填充第一开口以连接第一前侧接触件而形成第一背侧接触件。

    半导体器件及其形成方法
    16.
    发明公开

    公开(公告)号:CN116565008A

    公开(公告)日:2023-08-08

    申请号:CN202310245780.5

    申请日:2023-03-15

    Abstract: 器件包括栅电极和围绕栅电极的栅极电介质。栅电极围绕纳米结构。纳米结构包括堆叠的纳米片。栅极电介质由高k(HK)材料形成。HK材料在与相邻器件对准的方向上覆盖栅电极的侧壁。使HK材料的部分从侧壁凹进并且由具有小于HK材料的介电常数和大于HK材料的电隔离能力的介电材料再填充。利用介电材料替换栅电极的侧壁上方的HK材料增强了栅电极与相邻接触件之间的电隔离。因此,它可以减少集成电路(IC)的缩放晶体管中金属栅极(MG)接触件和金属至器件(MD)接触件之间的漏电。本申请的实施例还涉及半导体器件及其形成方法。

    半导体装置
    18.
    发明公开

    公开(公告)号:CN115064492A

    公开(公告)日:2022-09-16

    申请号:CN202210430533.8

    申请日:2022-04-22

    Abstract: 一种半导体装置,包括基板和包绕至少一个垂直堆叠纳米结构通道的栅极结构。此装置包括邻接栅极结构的源极/漏极区和源极/漏极区上方的源极/漏极接触件。此装置包括蚀刻停止层,横向位于源极/漏极接触件与栅极结构之间,并具有与源极/漏极接触件接触的第一侧壁及相反于第一侧壁的第二侧壁。此装置包括源极/漏极接触隔离结构,埋设于源极/漏极接触件,并具有与蚀刻停止层的第二侧壁大抵共平面的第三侧壁。

    半导体器件及其形成方法
    20.
    发明公开

    公开(公告)号:CN113451302A

    公开(公告)日:2021-09-28

    申请号:CN202011631050.1

    申请日:2020-12-31

    Abstract: 提供了半导体器件及其形成方法。在实施例中,半导体器件包括:夹在第一间隔部件与第二间隔部件之间并与第一间隔部件和第二间隔部件接触的栅极结构,该第一间隔部件的顶表面和该第二间隔部件的顶表面在栅极结构的顶表面上方延伸;位于该第一间隔部件和该第二间隔部件上方的栅极自对准接触(SAC)介电部件;位于栅极SAC介电部件上方的接触蚀刻停止层(CESL);位于CESL上方的介电层;栅极接触部件,延伸穿过介电层、CESL、栅极SAC介电部件并且处于第一间隔部件和第二间隔部件之间以与栅极结构接触;以及设置在第一间隔部件与栅极接触部件之间的衬垫。

Patent Agency Ranking