公开(公告)号：CN107039069B

公开(公告)日：2020-09-04

申请号：CN201611245437.7

申请日：2016-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赛尔·普特·辛格 ,  陈蓉萱 ,  陈炎辉 ,  维那希·加德 ,  应大元

IPC: G11C11/418 ,  G11C11/419 ,  G11C7/10 ,  G11C8/16 ,  G11C5/06

Abstract: 本发明实施例提供一种半导体存储器装置。存储器单元阵列以行和列布置，且包括第一子阵列和第二子阵列。第一对互补位线CBL沿着列从所述阵列的第一侧延伸，且终止于所述第一与第二子阵列之间。第二对CBL从所述阵列的所述第一侧沿着所述列延伸到所述阵列的第二侧。所述第二对CBL中的CBL在所述第一与第二子阵列之间具有阶梯式轮廓。第三对CBL和第四对CBL沿着所述列延伸。所述第一和第三对CBL电耦合到所述第一子阵列中的存储器单元，且所述第二和第四对CBL电耦合到所述第二子阵列中的存储器单元。

公开(公告)号：CN110729004A

公开(公告)日：2020-01-24

申请号：CN201910635960.8

申请日：2019-07-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  廖宏仁 ,  王俐文 ,  张琮永 ,  陈炎辉

IPC: G11C7/12 ,  G11C7/18 ,  G11C11/419

Abstract: 根据本申请的实施例，一种半导体存储器器件包括：本地写入位(LWB)线；本地写入位_bar(LWB_bar)线；全局写入位(GWB)线；全局写入位_bar(GWBL_bar)线；区段列，每区段包括位单元；位单元的每个包括锁存电路和将对应的LWB和LWB_bar线连接到锁存电路的第一通路栅极和第二通路栅极；以及分布式写入驱动布置。分布式写入驱动布置包括：全局写入驱动器，包括在GWB线和LWB线之间连接的第一反相器、以及在GWB_bar线和LWB_bar线之间连接的第二反相器；以及包括在每个区段的内部处的本地写入驱动器，每个本地写入驱动器包括在GWB线和LWB线之间连接的第三反相器；以及在GWB_bar线和LWB_bar线之间连接的第四反相器。本申请的实施例提供了半导体存储器器件和在分布式基础上在SRAM宏中写入-驱动列的方法。

公开(公告)号：CN110610733A

公开(公告)日：2019-12-24

申请号：CN201910517985.8

申请日：2019-06-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  林志宇 ,  赵威丞 ,  潘显裕 ,  陈炎辉

IPC: G11C11/412

Abstract: 可以提供存储器宏系统。存储器宏系统可以包括第一段、第二段、第一WL和第二WL。第一段可以包括多个第一存储单元。第二段可以包括多个第二存储单元。第一段可以定位在第二段上方。第一WL可以对应于第一段，并且第二WL可以对应于第二段。第一WL和第二WL可以被配置为在一个循环中被激活。本发明的实施例还涉及存储装置和形成存储装置的方法。

公开(公告)号：CN104900257B

公开(公告)日：2018-08-31

申请号：CN201410745285.1

申请日：2014-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子贵 ,  廖宏仁 ,  陈炎辉

IPC: G11C11/413 ,  H01L27/11

CPC classification number: G11C11/419 ,  G11C5/025 ,  G11C5/063 ,  G11C7/1075 ,  G11C7/1096 ,  G11C8/16 ,  G11C11/40 ,  G11C11/412 ,  G11C11/413 ,  G11C11/418 ,  H01L21/768 ,  H01L23/5226 ,  H01L25/0657 ,  H01L25/50 ,  H01L27/0688 ,  H01L27/11 ,  H01L27/1104 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种三维双端口位单元，其通常包括锁存器中设置在第一堆积层上的第一部分，其中，第一部分包括多个第一端口元件。锁存器的第二部分设置在第二堆积层上，第二堆积层使用至少一个通孔与第一堆积层垂直堆叠，其中，第二部分包括多个第二端口元件。本发明还提供了一种形成三维双端口位单元的方法。

公开(公告)号：CN108122580A

公开(公告)日：2018-06-05

申请号：CN201711213794.X

申请日：2017-11-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 藤原英弘 ,  廖宏仁 ,  潘显裕 ,  林志宇 ,  陈炎辉 ,  林建呈

IPC: G11C15/04

Abstract: 本发明的实施例公开了一种单元结构及其工作方法。该单元结构包括：第一单元，包括第一组晶体管和第一数据锁存器；第二单元，包括第二组晶体管和第二数据锁存器；读端口单元，包括多个p型晶体管；搜索线和互补搜索线，搜索线和互补搜索线用作单元结构的输入端；以及主线，主线用作单元结构的输出端，第一单元连接至第二单元，第一单元和第二单元两者连接至读端口单元。根据一些实施例，第一数据锁存器包括第一p型晶体管和第二p型晶体管、第一n型晶体管和第二n型晶体管。

公开(公告)号：CN104700888B

公开(公告)日：2018-03-09

申请号：CN201410743598.3

申请日：2014-12-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林子贵 ,  廖宏仁 ,  陈炎辉 ,  吴经纬

IPC: G11C11/413 ,  G11C11/417

Abstract: 一种三端口三维位单元，通常包括设置在第一层级上的单元的读部分。读部分包括多个读端口元件。三端口位单元还包括设置在相对于第一层级垂直堆叠的第二层级上单元的写部分。第一层级和第二层级使用至少一个通孔耦合。写部分包括多个写端口元件。本发明还提供了三维三端口位单元的组装方法。

公开(公告)号：CN104575587B

公开(公告)日：2017-12-05

申请号：CN201310698578.4

申请日：2013-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴威震 ,  陈炎辉 ,  廖宏仁

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C5/02 ,  G11C5/025 ,  G11C7/22 ,  G11C8/08 ,  G11C8/10 ,  G11C11/418

Abstract: 本发明提供了存储器布置以及激活存储器布置中的存储单元以为读操作和写操作中的至少一个做准备的技术和系统。存储器布置包括至少包含第一输入端和第二输入端的字线驱动器。第一输入端可操作地连接至第一解码器，而第二输入端可操作地连接至第二解码器。当字线驱动器在第一输入端感测第一电压并且在第二输入终端感测第二电压时，字线驱动器输出激活存储单元的门电压信号。

公开(公告)号：CN107039068A

公开(公告)日：2017-08-11

申请号：CN201611187332.0

申请日：2016-12-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈炎辉 ,  廖宏仁 ,  林志宇 ,  张琮永 ,  吴威震

IPC: G11C11/417 ,  G11C11/419

Abstract: 本发明的实施例提供了存储电路及其写入方法。一种存储电路，包括：第一存储单元列，沿第一方向布置；第一电源电压线，在所述存储电路的第一导电层中沿所述第一方向延伸；第二电源电压线；第一电阻器件，将所述第一电源电压线和所述第二电源电压线电连接。所述第一存储单元列的存储单元的每一个均包括电源电压线段。所述第一电源电压线至少由所述第一存储单元列的所述电源电压线段组成。电压源，通过一条或多条导电路径与第一电源电压线电连接，并且所述第二电源电压线和所述第一电阻器件在所述一条或多条导电路径的最小电阻路径中。

公开(公告)号：CN103794242B

公开(公告)日：2016-08-24

申请号：CN201310334938.2

申请日：2013-08-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王俐文 ,  林志宇 ,  陈炎辉 ,  廖宏仁

IPC: G11C8/08

CPC classification number: G11C8/08 ,  G11C7/00 ,  G11C8/00 ,  G11C11/4063 ,  G11C16/04 ,  G11C29/021 ,  G11C29/025 ,  G11C29/028 ,  G11C2029/1202

Abstract: 本发明的一些方面公开了一种方法，涉及用于升压字线定时方案的字线跟踪。在该方法中，将字线电压提供至字线，字线与多个存储单元相连。提供升压使能信号。升压使能信号的状态表示字线上预定位置处的字线电压是否达到非零的预定字线电压。基于升压使能信号选择性地将字线电压升高至升压字线电压电平。

公开(公告)号：CN104282324A

公开(公告)日：2015-01-14

申请号：CN201410281766.1

申请日：2014-06-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈炎辉 ,  田倩绮 ,  林高正 ,  陈蓉萱

IPC: G11C7/06

CPC classification number: G11C7/065 ,  G11C11/419 ,  H01L21/20 ,  H01L21/2003 ,  H01L21/28008 ,  H01L21/823431 ,  H01L21/823475 ,  H01L23/528 ,  H01L23/552 ,  H01L27/0207 ,  H01L27/0296 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1104 ,  H01L29/0649

Abstract: 本发明提供了用于FinFET技术的感测放大器布局。感测放大器(SA)包括具有定义氧化(OD)区的半导体衬底、SA感测器件对、SA使能器件和用于携带感测放大器使能(SAE)信号的SAE信号线。该SA感测器件对具有与SA使能器件相等的多晶硅栅长度Lg，并且它们都共享相同的OD区。当激活时，SAE信号使SA使能器件导通以使SA感测器件对中的一个进行放电，以用于从感测放大器感测数据。