公开(公告)号：CN118352242A

公开(公告)日：2024-07-16

申请号：CN202410336144.8

申请日：2024-03-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  余家濠 ,  温伟源 ,  廖思雅

IPC: H01L21/34 ,  H01L29/78 ,  H01L29/10

Abstract: 提供了半导体器件及其形成方法。一种示例性方法包括在衬底上形成堆叠件，并图案化堆叠件和衬底的部分以形成鳍形结构，该鳍形结构包括由衬底形成的基部和由堆叠件形成的顶部部分。该堆叠件包括与多个牺牲层交错的多个沟道层和设置在相邻沟道层和牺牲层之间的多个二维(2D)材料层。该方法还包括选择性地去除顶部部分的牺牲层以形成设置在基部上方的多个沟道构件，形成第一栅极结构和在第一栅极结构上方的第二栅极结构。第一栅极结构包裹围绕沟道构件的底部部分。第二栅极结构包裹围绕沟道构件的顶部部分。

公开(公告)号：CN118315340A

公开(公告)日：2024-07-09

申请号：CN202410277328.1

申请日：2024-03-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  邱宗凯 ,  杨固峰 ,  廖思雅

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供了形成堆叠多栅极器件的栅极结构的方法。根据本公开的形成半导体器件的方法包括形成栅极介电层以包围底部沟道构件和顶部沟道构件，在栅极介电层上方沉积偶极层，形成伪层，以使得顶部沟道构件设置在伪层的顶表面之上，去除顶部沟道构件周围的偶极层，在伪层的顶表面上形成自组装单层(SAM)，沉积硬掩模层以包围在顶部沟道构件上方，去除SAM和伪层，执行热驱入工艺以将偶极掺杂剂物质从偶极层驱入到底部沟道构件周围的栅极介电层中，去除硬掩模层，以及去除偶极层。

公开(公告)号：CN222749487U

公开(公告)日：2025-04-11

申请号：CN202421450966.0

申请日：2024-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 石哲齐 ,  黄治融 ,  林含谕 ,  杨固峰 ,  温伟源 ,  廖思雅

IPC: H01L23/373 ,  H10D84/85

Abstract: 提供了一种半导体装置，以及提供用于为高功耗半导体装置实现散热多层且减小热边界电阻的方法。半导体装置包含第一晶体管、位于第一晶体管上方的第二晶体管及位于第一晶体管与第二晶体管之间的散热多层。散热多层包括一第一层、一第二层及位于该第一层与该第二层之间的一第三层，且其中该第一层及该第二层包含结晶结构，而该第三层包含非晶结构。