公开(公告)号：CN107026174B

公开(公告)日：2019-12-27

申请号：CN201610842651.4

申请日：2016-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宛桢 ,  王驭熊 ,  陈汉誉

IPC: H01L27/11568

Abstract: 本公开的实施例涉及能够与分栅式闪存单元一起形成并且提供每单位面积高电容的叉指电容器及其形成方法。在一些实施例中，该叉指电容器具有设置在半导体衬底的上表面内的阱区。多个沟槽从该半导体衬底的上表面垂直延伸至阱区内的位置处。下部电极布置在多个沟槽内。该下部电极通过沿多个沟槽的内表面布置的电荷捕获介电层与阱区分隔开。多个上部电极在通过电荷捕获介电层与下部电极横向分隔开以及通过第一介电层与阱区垂直分隔开的位置处布置在半导体衬底上方。

公开(公告)号：CN105742288B

公开(公告)日：2019-04-23

申请号：CN201510979156.3

申请日：2015-12-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  王驭熊 ,  刘振钦

IPC: H01L27/11573 ,  H01L27/06 ,  H01L29/423 ,  H01L29/40

Abstract: 一些实施例涉及一种集成电路(IC)。IC包括半导体衬底，半导体衬底包括闪速存储区和电容器区。闪速存储单元布置在闪速存储区上方以及包括包括布置在闪速存储单元的第一和第二源极/漏极区之间的多晶硅选择栅极。闪速存储单元也包括布置在选择栅极旁边并且通过控制栅极介电层与选择栅极分开的控制栅极。电容器布置在电容器区上方以及包括多晶硅第一电容器极板和多晶硅第二电容器极板，第一电容器极板和多晶硅第二电容器极板彼此相互交叉以及通过电容器介电层彼此分开。电容器介电层和控制栅极介电层由相同的材料制成。本发明实施例涉及与闪速存储器集成的梳形电容器。

公开(公告)号：CN109216364A

公开(公告)日：2019-01-15

申请号：CN201711349362.1

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘振钦 ,  吴伟成 ,  吕宜宪 ,  王驭熊 ,  杨卓俐

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/423

Abstract: 在制造半导体器件的方法中，在衬底的存储器单元区中形成由保护层覆盖的存储器单元结构。形成掩模图案。掩模图案具有位于第一电路区上方的开口，同时通过掩模图案覆盖存储器单元区和第二电路区。凹进第一电路区中的衬底，同时保护存储器单元区和第二电路区。在截面图中观察，在位于凹进的衬底上方的第一电路区中形成具有第一栅极介电层的第一场效应晶体管(FET)，并且在位于衬底上方的第二电路区中形成具有第二栅极介电层的第二FET。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN107026174A

公开(公告)日：2017-08-08

申请号：CN201610842651.4

申请日：2016-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宛桢 ,  王驭熊 ,  陈汉誉

IPC: H01L27/11568

Abstract: 本公开的实施例涉及能够与分栅式闪存单元一起形成并且提供每单位面积高电容的叉指电容器及其形成方法。在一些实施例中，该叉指电容器具有设置在半导体衬底的上表面内的阱区。多个沟槽从该半导体衬底的上表面垂直延伸至阱区内的位置处。下部电极布置在多个沟槽内。该下部电极通过沿多个沟槽的内表面布置的电荷捕获介电层与阱区分隔开。多个上部电极在通过电荷捕获介电层与下部电极横向分隔开以及通过第一介电层与阱区垂直分隔开的位置处布置在半导体衬底上方。

公开(公告)号：CN106298796A

公开(公告)日：2017-01-04

申请号：CN201610160401.2

申请日：2016-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  王驭熊 ,  刘振钦

IPC: H01L27/11568 ,  H01L21/8247

CPC classification number: H01L27/11575 ,  H01L27/0629 ,  H01L27/11568 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42344 ,  H01L29/945

Abstract: 本发明提供了用于形成分裂栅极闪存单元的方法以及产生的集成电路。提供具有存储单元区和电容器区的半导体衬底。电容器区包括一个或多个牺牲浅沟槽隔离(STI)区。对一个或多个牺牲STI区实施第一蚀刻以去除一个或多个牺牲STI区以及暴露与一个或多个牺牲STI区对应的一个或多个沟槽。在作为一个或多个沟槽的衬垫的半导体衬底的区域内注入掺杂剂。形成填充一个或多个沟槽的导电层。对导电层实施第二蚀刻以在存储单元区上方形成存储单元的控制栅极和选择栅极的一个以及在电容器区上方形成指状沟槽电容器的上电极。本发明的实施例还涉及用于制造带有分裂栅极闪存单元的指状沟槽电容器的方法。

公开(公告)号：CN103247630B

公开(公告)日：2016-05-04

申请号：CN201210195392.2

申请日：2012-06-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王驭熊 ,  谢智仁 ,  萧栋升

IPC: H01L27/115 ,  H01L21/8247 ,  H01L29/423 ,  H01L21/28

CPC classification number: H01L21/28273 ,  H01L27/11524

Abstract: 本发明涉及分裂栅极器件及其制造方法，其中，一种半导体器件包括：衬底；设置在第一区域中的衬底上方的存储元件；设置在存储元件上方的控制栅极；设置在邻近第一区域的第二区域中的衬底上的高k介电层；以及设置在高k介电层上方并邻近存储元件和控制栅极的金属选择栅极。

公开(公告)号：CN222883534U

公开(公告)日：2025-05-16

申请号：CN202420997762.2

申请日：2024-05-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈殿豪 ,  沈香谷 ,  王驭熊

IPC: H01L23/482 ,  H01L23/485 ,  H01L21/60

Abstract: 本公开根据一些实施例提供了一种半导体结构。所述半导体结构包括多个半导体装置、互连结构及重分布布局结构。多个半导体装置形成在半导体基板上。互连结构设置在多个半导体装置上。重分布布局结构设置在半导体基板之上，其中重分布布局结构包括埋置在钝化层中的多个重分布布局金属部件，多个重分布布局金属部件包括多个第一导电部件及多个第二导电部件，多个第一导电部件沿着第一方向X纵向取向，且多个第二导电部件沿着垂直于第一方向X的第二方向Y纵向取向；XY比值差被定义为多个第一导电部件的第一工作周期与多个第二导电部件的第二工作周期之间的差，以及XY比值差小于1。