公开(公告)号：CN109216364B

公开(公告)日：2022-04-01

申请号：CN201711349362.1

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘振钦 ,  吴伟成 ,  吕宜宪 ,  王驭熊 ,  杨卓俐

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/423

Abstract: 在制造半导体器件的方法中，在衬底的存储器单元区中形成由保护层覆盖的存储器单元结构。形成掩模图案。掩模图案具有位于第一电路区上方的开口，同时通过掩模图案覆盖存储器单元区和第二电路区。凹进第一电路区中的衬底，同时保护存储器单元区和第二电路区。在截面图中观察，在位于凹进的衬底上方的第一电路区中形成具有第一栅极介电层的第一场效应晶体管(FET)，并且在位于衬底上方的第二电路区中形成具有第二栅极介电层的第二FET。本发明实施例涉及半导体器件及其制造方法。

公开(公告)号：CN109216364A

公开(公告)日：2019-01-15

申请号：CN201711349362.1

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘振钦 ,  吴伟成 ,  吕宜宪 ,  王驭熊 ,  杨卓俐

IPC: H01L27/11521 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/423

Abstract: 在制造半导体器件的方法中，在衬底的存储器单元区中形成由保护层覆盖的存储器单元结构。形成掩模图案。掩模图案具有位于第一电路区上方的开口，同时通过掩模图案覆盖存储器单元区和第二电路区。凹进第一电路区中的衬底，同时保护存储器单元区和第二电路区。在截面图中观察，在位于凹进的衬底上方的第一电路区中形成具有第一栅极介电层的第一场效应晶体管(FET)，并且在位于衬底上方的第二电路区中形成具有第二栅极介电层的第二FET。本发明实施例涉及半导体器件及其制造方法。