-
公开(公告)号：CN103247630A
公开(公告)日：2013-08-14
申请号：CN201210195392.2
申请日：2012-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L21/8247 , H01L29/423 , H01L21/28
CPC classification number: H01L21/28273 , H01L27/11524
Abstract: 本发明涉及分裂栅极器件及其制造方法，其中，一种半导体器件包括：衬底；设置在第一区域中的衬底上方的存储元件；设置在存储元件上方的控制栅极；设置在邻近第一区域的第二区域中的衬底上的高k介电层；以及设置在高k介电层上方并邻近存储元件和控制栅极的金属选择栅极。
-
公开(公告)号：CN109411503A
公开(公告)日：2019-03-01
申请号：CN201810325697.8
申请日：2018-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L27/22 , H01L23/522 , H01L21/768
Abstract: 本申请的各个实施例涉及形成用于存储器的平坦的通孔顶面的方法以及由该方法产生的集成电路(IC)。在一些实施例中，在所述介电层中实施蚀刻以形成开口。形成覆盖介电层并且内衬于开口的衬垫层。形成覆盖介电层并且填充位于衬垫层上方的开口的剩余部分的下部主体层。将下部主体层的顶面和衬垫层的顶面凹进到介电层的顶面下面以部分地清除开口。形成覆盖介电层并且部分地填充开口的同质的上部主体层。对同质的上部主体层实施平坦化直到到达介电层。本发明实施例涉及一种集成电路及其形成方法。
-
公开(公告)号：CN109411503B
公开(公告)日：2022-02-18
申请号：CN201810325697.8
申请日：2018-04-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24 , H01L27/22 , H01L23/522 , H01L21/768
Abstract: 本申请的各个实施例涉及形成用于存储器的平坦的通孔顶面的方法以及由该方法产生的集成电路(IC)。在一些实施例中，在所述介电层中实施蚀刻以形成开口。形成覆盖介电层并且内衬于开口的衬垫层。形成覆盖介电层并且填充位于衬垫层上方的开口的剩余部分的下部主体层。将下部主体层的顶面和衬垫层的顶面凹进到介电层的顶面下面以部分地清除开口。形成覆盖介电层并且部分地填充开口的同质的上部主体层。对同质的上部主体层实施平坦化直到到达介电层。本发明实施例涉及一种集成电路及其形成方法。
-
公开(公告)号：CN103247630B
公开(公告)日：2016-05-04
申请号：CN201210195392.2
申请日：2012-06-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L21/8247 , H01L29/423 , H01L21/28
CPC classification number: H01L21/28273 , H01L27/11524
Abstract: 本发明涉及分裂栅极器件及其制造方法，其中，一种半导体器件包括：衬底；设置在第一区域中的衬底上方的存储元件；设置在存储元件上方的控制栅极；设置在邻近第一区域的第二区域中的衬底上的高k介电层；以及设置在高k介电层上方并邻近存储元件和控制栅极的金属选择栅极。
-
-
-
Search Results
4
records
(took 0.028 seconds)
