-
公开(公告)号：CN113380794A
公开(公告)日：2021-09-10
申请号：CN202110587617.8
申请日：2021-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本文公开的栅极切割技术形成栅极隔离鳍，以在形成多栅极器件之前，特别是在形成多栅极器件的金属栅极之前，将多栅极器件的金属栅极彼此隔离。示例性器件包括：第一多栅极器件，具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极；以及第二多栅极器件，具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。将第一金属栅极和第二金属栅极分隔开的栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数小于第一介电常数。栅极隔离端帽可以设置在栅极隔离鳍上，以提供额外的隔离。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113113296A
公开(公告)日：2021-07-13
申请号：CN202110198205.5
申请日：2021-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 半导体装置的制造方法包括于多个鳍片之上形成虚置栅极。接着，移除虚置栅极的第一部分以形成第一沟槽，第一沟槽露出第一混合鳍片以及第二混合鳍片的第一部分。半导体装置的制造方法还包括以第一介电材料填充第一沟槽，第一介电材料设置于第一混合鳍片以及第二混合鳍片的第一部分之上。接着，移除虚置栅极的第二部分以形成第二沟槽，且以金属层填充第二沟槽。半导体装置的制造方法还包括回蚀刻金属层，其中在回蚀刻金属层的步骤之后，金属层的第一顶表面定义出第一平面，第二混合鳍片的第二部分的第二顶表面定义出第二平面，且第一平面设置于第二平面下方。
-
公开(公告)号：CN109427673A
公开(公告)日：2019-03-05
申请号：CN201810190914.7
申请日：2018-03-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 在衬底上形成第一和第二鳍式场效应晶体管(finFET)的方法包括在衬底上分别形成第一和第二finFET的第一和第二鳍结构，并且分别在第一和第二鳍结构的顶面上形成具有第一和第二厚度的第一和第二氧化物区域。该方法还包括分别在第一和第二鳍结构的侧壁上形成具有第三和第四厚度的第三和第四氧化物区域。第一和第二厚度分别大于第三和第四厚度。该方法还包括在第一和第三氧化物区域上形成第一多晶硅结构并且在第二和第四氧化物区域上形成第二多晶硅结构。该方法也包括分别在第一和第二鳍结构的第一和第二凹进部分上形成第一和第二源极/漏极区域并且分别用第一和第二栅极结构替换第一和第二多晶硅结构。本发明实施例涉及半导体器件及其形成方法。
-
公开(公告)号：CN107230638A
公开(公告)日：2017-10-03
申请号：CN201710012907.3
申请日：2017-01-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种方法包括形成延伸至半导体衬底内的隔离区并凹进隔离区。隔离区之间的半导体衬底的部分突出为高于隔离区以形成半导体鳍。形成伪栅电极以覆盖半导体鳍的中间部分，且半导体鳍的端部未被伪栅电极覆盖。伪栅电极包括伪栅电极下部和包括多晶硅的伪栅电极上部位于伪栅电极下部的上方。伪栅电极下部和伪栅电极上部由不同的材料形成。源极/漏极区在伪栅电极的相对两侧上形成。伪栅电极被替代栅电极替换。本发明实施例涉及两步伪栅极形成。
-
公开(公告)号：CN113594157B
公开(公告)日：2024-09-06
申请号：CN202110481499.2
申请日：2021-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本文公开了提供用于将多栅极器件的栅极彼此隔离的介电栅极隔离鳍的自对准栅极切割技术。示例性器件包括第一多栅极器件和第二多栅极器件，第一多栅极器件具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极，第二多栅极器件具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。介电栅极隔离鳍将第一金属栅极和第二金属栅极分离。介电栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数大于第一介电常数。第一金属栅极和第二金属栅极分别与第一沟道层和介电栅极隔离鳍以及第二沟道层和介电栅极隔离鳍物理接触。本申请的实施例还涉及多栅极器件及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN111599809B
公开(公告)日：2024-08-16
申请号：CN202010101784.2
申请日：2020-02-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开实施例提供半导体结构及半导体结构的制造方法。半导体结构包含基底、基底上的晶体管、和隔离结构。晶体管包含基底上的外延区，外延区具有第一侧边界和相对于第一侧边界的第二侧边界。外延区的第一侧边界顺应于隔离结构的侧壁。
-
公开(公告)号：CN117096156A
公开(公告)日：2023-11-21
申请号：CN202310928589.0
申请日：2023-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/06 , H01L21/8234 , B82Y40/00
Abstract: 一种半导体器件，包括：纳米结构的第一堆叠件；纳米结构的第二堆叠件，与第一堆叠件水平偏移；第一源极/漏极区，邻接纳米结构的第一堆叠件；第二源极/漏极区，邻接纳米结构的第二堆叠件；壁结构，位于第一堆叠件与第二堆叠件之间并且与第一堆叠件的纳米结构间隔开；以及第一栅极结构，第一栅极结构包括：栅极介电层，包裹环绕第一堆叠件的纳米结构；和导电芯层，位于栅极介电层上，其中，第一堆叠件的一个纳米结构与壁结构之间的导电芯层的厚度在0纳米至1纳米的范围内。本申请的实施例还提供了一种形成半导体器件的方法。
-
公开(公告)号：CN114927472A
公开(公告)日：2022-08-19
申请号：CN202210237092.X
申请日：2022-03-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种半导体装置，包括基底；第一半导体通道，在基底的上方；以及第二半导体通道，在基底的上方，与第一半导体通道横向偏离。第一栅极结构与第二栅极结构分别在第一半导体通道与第二半导体通道的上方且分别横向地在第一半导体通道的周围与第二半导体通道的周围。非活性鳍状物在第一栅极结构与第二栅极结构之间。介电部件在非活性鳍状物的上方，介电部件不含空孔且包括多层介电材料，多层介电材料经由交互沉积与蚀刻的步骤而形成。
-
公开(公告)号：CN113658954A
公开(公告)日：2021-11-16
申请号：CN202110473778.4
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体装置结构和其形成方法，半导体装置结构包括半导体鳍片，半导体鳍片包括第一表面、与第一表面相对的第二表面、连接第一表面与第二表面的第三表面及与第三表面相对的第四表面。半导体装置结构包括邻近半导体鳍片的第一表面、第三表面及第四表面设置的栅极电极层、接触半导体鳍片的第一源极/漏极磊晶特征及设置在第一源极/漏极磊晶特征与栅极电极层之间的第一内部间隔物。第一内部间隔物接触第一源极/漏极磊晶特征，且第一内部间隔物包括第一材料。半导体装置结构包括接触第一内部间隔物的第一间隔物，且第一间隔物包括不同于第一材料的第二材料。
-
公开(公告)号：CN113571517A
公开(公告)日：2021-10-29
申请号：CN202110789772.8
申请日：2021-07-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种器件和方法，第一栅极结构环绕设置在衬底上方的沟道层，第二栅极结构环绕设置在衬底上方的另一个沟道层，以及介电鳍结构形成在浅沟槽隔离部件上方以及第一栅极结构和第二栅极结构之间。至少一个金属化层形成在第一栅极结构、介电鳍状结构和第二栅极结构上，并从第一栅极结构连续延伸至第二栅极结构。本发明的实施例还涉及多栅极器件及其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.037 seconds)
