公开(公告)号：CN101714554B

公开(公告)日：2012-01-04

申请号：CN200910177627.3

申请日：2009-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈俊良 ,  吴明园 ,  叶炅翰 ,  郑光茗 ,  庄学理

IPC: H01L27/088 ,  H01L23/544 ,  H01L21/8234 ,  H01L21/02 ,  H01L21/28

CPC classification number: H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件与其制法。半导体元件包括：一具有一第一区域与一第二区域的半导体基材，其中第一区域与第二区域彼此隔离；多个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有多个有源区域；以及一虚设栅极结构形成于该对准标记之上，其中虚设栅极结构于第二方向具有多条线，且该第二方向与该第一方向不同。本发明提供一种包括虚设栅极结构的元件与方法，其能避免或降低由CMP工艺(ILD CMP或金属CMP)造成损害的风险。

公开(公告)号：CN101847604A

公开(公告)日：2010-09-29

申请号：CN200910167342.1

申请日：2009-08-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  庄学理 ,  陈嘉仁 ,  赖素贞 ,  莫亦先 ,  陈薏新 ,  沈俊良 ,  林毓超

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

Abstract: 本发明提供一种半导体装置的制造方法，包括：提供具有一第一有源区与一第二有源区的一半导体基底；形成一高介电常数介电层于该半导体基底上；形成一上盖层于该高介电常数介电层上；形成一第一金属层于该上盖层上，其中该第一金属层具有第一功函数；形成一掩模层于该第一有源区内的该第一金属层上；利用该掩模层以移除该第二有源区内的该第一金属层以及部分移除该上盖层的一部；以及形成一第二金属层于该第二有源区内的经部分移除的该上盖层上，其中该第二金属层具有一第二功函数。本发明的半导体装置的制造方法能够改善于制造半导体装置时对于阻剂残留以及高介电常数栅极轮廓的控制能力。

公开(公告)号：CN101677086A

公开(公告)日：2010-03-24

申请号：CN200910169147.2

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  郑光茗 ,  赖素贞 ,  沈俊良

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092

CPC classification number: H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供半导体基底，形成多个晶体管于半导体基底中，各晶体管具有虚置栅极结构，形成接触蚀刻终止层(CESL)于包括虚置栅极结构的基底之上，形成第一介电层以填入相邻的虚置栅极结构之间各区域的一部分中，形成化学机械研磨(CMP)终止层于CESL与第一介电层之上，形成第二介电层于CMP终止层之上，实施CMP工艺于第二介电层，实质地停止于CMP终止层，以及实施过度研磨以显露出虚置栅极结构。本发明可改善栅极最终工艺中的化学机械研磨工艺的工艺窗口，可用于未来与先进的技术，可助于控制基底的具有不同图案密度的各区域中装置的栅极高度。