-
公开(公告)号：CN107527801A
公开(公告)日：2017-12-29
申请号：CN201710456366.3
申请日：2017-06-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/417 , H01L29/78
Abstract: 本发明的实施例公开了一种半导体器件以及形成半导体器件的方法。牺牲薄膜用于图案化对半导体结构的接触件，例如对晶体管的源极/漏极区的接触件。接触件可以包括沿平行于栅电极的轴线的锥形轮廓，以使在接触件远离源极/漏极区延伸时接触件的最外侧宽度减小。
-
公开(公告)号：CN106920751A
公开(公告)日：2017-07-04
申请号：CN201611074777.8
申请日：2016-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/823431 , H01L21/823437 , H01L21/823842 , H01L29/4958 , H01L29/4966 , H01L29/785 , H01L29/66795
Abstract: 一种半导体器件，其包括第一场效应晶体管(FET)，第一场效应晶体管(FET)包括第一栅极介电层和栅电极。所述第一栅电极包括第一下金属层和第一上金属层。所述第一下金属层包括与所述第一栅极介电层接触的第一底金属层以及包括第一块状金属层。所述第一上金属层的底部与所述第一底金属层的上表面及所述第一块状金属层的上表面接触。本发明实施例涉及一种用于制造半导体器件的方法，并且具体涉及一种结构和一种金属栅极结构的制造方法。
-
公开(公告)号：CN118841371A
公开(公告)日：2024-10-25
申请号：CN202410715591.4
申请日：2024-06-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开涉及一种半导体装置与其制造方法。半导体装置的制造方法包括形成悬空的纳米结构的第一堆叠于第一区中，形成悬空的纳米结构的第二堆叠于第二区中，以及悬空的纳米结构的第三堆叠于第三区中；沉积第一功函数层以包覆第一区、第二区、与第三区中的纳米结构；自第一区与第二区移除第一功函数层；沉积第二功函数层以包覆第一区与第二区中的纳米结构，并位于第三区中的第一功函数层上；自第一区移除第二功函数层；沉积第三功函数层以包覆第一区中的纳米结构，并位于第二区与第三区中的第二功函数层上；以及形成盖层于第一区、第二区、与第三区中的第三功函数层上。
-
公开(公告)号：CN116525442A
公开(公告)日：2023-08-01
申请号：CN202310210790.5
申请日：2023-03-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417
Abstract: 根据本发明的方法和器件包括具有诸如源极部件的第一晶体管端子和诸如另一源极部件的第二晶体管端子的衬底。在每个源极/漏极部件上形成接触结构。在形成接触结构之后，在接触结构之上的介电材料中形成通孔开口，填充通孔开口以形成从第一源极部件上的接触件延伸至第二源极部件上的接触件的非线性通孔。非线性通孔可以包括在顶视图中具有凸部分和/或凹部分的波状形的轮廓。本申请的实施例还涉及半导体器件和制造半导体结构的方法。
-
公开(公告)号：CN107026118B
公开(公告)日：2021-03-09
申请号：CN201611099323.6
申请日：2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/11
Abstract: 本发明提供一种半导体器件，包括设置在衬底上的第一栅电极、第一源极/漏极区以及将第一栅电极与第一源极/漏极区连接的局部互连件。局部互连件设置在衬底与第一金属布线层之间，其中，电源供电线设置在第一金属布线层中。局部互连件在平面图中具有钥匙孔形状，并且具有头部、颈部和通过颈部连接至头部的主体部分。头部设置在第一栅电极上方，并且主体部分设置在第一源极/漏极区上方。本发明还提供了半导体器件中的局部互连件的制造方法。
-
Patent Agency Ranking
公开(公告)号：CN110660737A
公开(公告)日：2020-01-07
申请号：CN201910298757.6
申请日：2019-04-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 本公开实施例提供了一种集成电路结构的形成方法包括接收半导体基板，其包括集成电路单元，与围绕集成电路单元的井连接单元；形成多个第一鳍状主动区于井连接单元中，并形成多个第二鳍状主动区于集成电路单元中；形成硬遮罩于井连接单元中，其中硬遮罩包括多个开口，且开口定义井连接单元的第一鳍状主动区上的多个第一源极/漏极区；形成多个栅极堆叠于集成电路单元中的第二鳍状主动区上，而不形成栅极堆叠于井连接单元中，其中栅极堆叠定义第二鳍状主动区上的多个第二源极/漏极区；外延成长多个第一源极/漏极结构于第一源极/漏极区中，并采用硬遮罩以限制外延成长；以及形成多个接点，且接点着陆于井连接单元中的第一源极/漏极结构上。
-
公开(公告)号：CN107026118A
公开(公告)日：2017-08-08
申请号：CN201611099323.6
申请日：2016-12-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L27/11
Abstract: 本发明提供一种半导体器件，包括设置在衬底上的第一栅电极、第一源极/漏极区以及将第一栅电极与第一源极/漏极区连接的局部互连件。局部互连件设置在衬底与第一金属布线层之间，其中，电源供电线设置在第一金属布线层中。局部互连件在平面图中具有钥匙孔形状，并且具有头部、颈部和通过颈部连接至头部的主体部分。头部设置在第一栅电极上方，并且主体部分设置在第一源极/漏极区上方。本发明还提供了半导体器件中的局部互连件的制造方法。
-
公开(公告)号：CN107017297A
公开(公告)日：2017-08-04
申请号：CN201610919834.1
申请日：2016-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/768 , H01L21/28 , H01L21/336
Abstract: 一种半导体器件包含设置在衬底上且在第一方向上延伸的第一栅极结构。第一栅极结构包含第一栅电极、设置在第一栅电极上方的第一覆盖绝缘层、设置在第一栅电极和第一覆盖绝缘层的相对侧面上的第一侧壁间隔件和设置在第一侧壁间隔件上方的第二侧壁间隔件。半导体器件还包含形成于第一覆盖绝缘层、第一侧壁间隔件和第二侧壁间隔件上方的第一保护层。在沿着垂直于第一方向的第二方向的截面中，第一保护层具有拥有头部和两个腿部的π形状。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN221727116U
公开(公告)日：2024-09-17
申请号：CN202322388187.4
申请日：2023-09-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H10B10/00
Abstract: 一种半导体结构包括：第一晶体管，包含从基板突出的第一鳍片和设置在第一鳍片上方的第一栅极结构；第二晶体管，包含从基板突出并经由第一隔离特征与第一鳍片分隔的第二鳍片、和设置在第二鳍片上方的第二栅极结构；以及第一介电质特征其与第一和第二栅极结构直接接触，并沿着垂直于第一和第二栅极结构的方向纵向延伸，以提供介于第一和第二栅极结构之间的隔离，其中第一介电质特征包括含氮的介电质填充层和沿着含氮的介电质填充层的侧壁和底表面延伸的不含氮的介电质衬垫。
-
公开(公告)号：CN222653957U
公开(公告)日：2025-03-21
申请号：CN202421129245.X
申请日：2024-05-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H10D64/20 , H10D84/85
Abstract: 本公开涉及一种半导体装置结构，所述结构包括第一源极/漏极部件、设置在第一源极/漏极部件上方的第一层间介电层、延伸穿过第一层间介电层且与第一源极/漏极部件电性接触的第一导电部件，其中第一导电部件相对于半导体装置结构的平面图具有L形轮廓。所述结构还包括延伸穿过第一层间介电层且邻近第一导电部件设置的栅极电极层，其中第一导电部件的顶表面与栅极电极层的顶表面为实质上共平面。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.03 seconds)
