-
公开(公告)号：CN114649264A
公开(公告)日：2022-06-21
申请号：CN202210057827.0
申请日：2022-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明实施例提供一种半导体装置及其制造方法。所述半导体装置包含沿第一方向延伸的第一有源区。所述半导体装置还包含沿所述第一方向延伸的第二有源区。所述半导体装置进一步包含沿垂直于所述第一方向的第二方向延伸的第一栅极。所述第一栅极具有安置于所述第一有源区与所述第二有源区之间的第一片段。另外，所述半导体装置包含沿所述第二方向延伸且跨所述第一有源区及所述第二有源区的第一电导体，其中所述第一栅极的所述第一片段及所述第一电导体部分重叠以形成第一电容器。
-
公开(公告)号：CN103138738B
公开(公告)日：2016-04-06
申请号：CN201210185335.6
申请日：2012-06-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0175
CPC classification number: G06F13/4282 , G05F3/26 , G06F1/3296 , H03K3/356104 , H03K19/018521
Abstract: 本发明涉及一种跟踪电路，该电路包括开关电路、节点以及跟踪电路。该开关电路具有第一端、第二端以及第三端。该节点具有节点电压。该跟踪电路与第三端和节点电连接，并且被配置成接收节点电压以及基于节点电压在第三端处产生控制电压。
-
公开(公告)号：CN104698771A
公开(公告)日：2015-06-10
申请号：CN201410756656.6
申请日：2014-12-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 余宗欣
IPC: G03F7/20
CPC classification number: G03F7/70491 , H01J37/3023 , H01J37/3175 , H01J2237/30405 , H01J2237/31789
Abstract: 讨论了在电子束光刻系统中具有反射镜阵列的数字图案发生器(DPG)的系统和方法。反射镜阵列包括第一反射镜库和第二反射镜库，其中组合逻辑结构插入到第一反射镜库和第二反射镜库之间。输出数据线从第一反射库镜延伸到组合逻辑结构。承载与第二反射镜库相关联的数据的输入数据线也被提供给组合逻辑结构。输出数据线从组合逻辑结构延伸到第二数据库。
-
公开(公告)号：CN103312314A
公开(公告)日：2013-09-18
申请号：CN201310003818.4
申请日：2013-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
CPC classification number: H03K3/356113
Abstract: 一种电压摆动分解电路，包括第一和第二钳位电路以及保护电路。第一钳位电路被配置成当电压摆动分解电路的输入节点具有高于第一电压电平的电压时，将第一钳位电路的输出节点钳位在第一电压电平处。第二钳位电路被配置成当输入节点的电压低于第二电压电平时，将第二钳位电路的输出节点钳位在高于第一电平的第二电压电平处。保护电路连接至第一和第二钳位电路的输出节点，并且被配置成将保护电路的输出节点选择性地设置为第一或第二电压电平。第一和第二钳位电路通过保护电路的输出节点连接在一起。本发明还提供了高压摆动分解方法和装置。
-
公开(公告)号：CN115000059A
公开(公告)日：2022-09-02
申请号：CN202210031374.4
申请日：2022-01-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/118
Abstract: 本公开描述了具有衬底、第一井区、第二井区和第三井区的结构。第一井区位于衬底中。第二井区位于第一井区中，并包括第一源极/漏极(S/D)区。第三井区位于衬底中，并且和第一井区相邻。第三井区包括一个第二S/D区，其中第一S/D区和第二S/D区之间的间距约小于3μm。
-
Patent Agency Ranking
公开(公告)号：CN114649330A
公开(公告)日：2022-06-21
申请号：CN202210191057.9
申请日：2022-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/02 , H01L21/8238
Abstract: 半导体结构包括第一finfet单元和第二finfet单元。第一finfet单元的每个具有根据模拟电路设计规则的模拟鳍边界，并且第二finfet单元的每个具有根据数字电路设计规则的数字鳍边界。半导体结构还包括形成有第一finfet单元的第一电路、形成有第二finfet单元的第二电路以及形成有第一finfet单元中的一个或多个和第二finfet单元中的一个或多个的第三电路。本申请的实施例还涉及制造半导体结构的方法。
-
公开(公告)号：CN103580650B
公开(公告)日：2016-08-17
申请号：CN201310153258.0
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03K3/356 , H03K3/356104
Abstract: 本发明涉及具有宽摆幅输出端的D触发器，该D触发器包括内置的第一开关、电平转换器和第二开关。第一开关包括第一输入端和第一输出端。电平转换器包括连接至第一输入端的第二输入端，和第二输出端。第二开关包括连接至第二输出端的第三输入端，和第三输出端。第一输入端和第三输出端形成D触发器的输入端和输出端。
-
公开(公告)号：CN103312314B
公开(公告)日：2016-01-20
申请号：CN201310003818.4
申请日：2013-01-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H03K19/0185
CPC classification number: H03K3/356113
Abstract: 一种电压摆动分解电路，包括第一和第二钳位电路以及保护电路。第一钳位电路被配置成当电压摆动分解电路的输入节点具有高于第一电压电平的电压时，将第一钳位电路的输出节点钳位在第一电压电平处。第二钳位电路被配置成当输入节点的电压低于第二电压电平时，将第二钳位电路的输出节点钳位在高于第一电平的第二电压电平处。保护电路连接至第一和第二钳位电路的输出节点，并且被配置成将保护电路的输出节点选择性地设置为第一或第二电压电平。第一和第二钳位电路通过保护电路的输出节点连接在一起。本发明还提供了高压摆动分解方法和装置。
-
公开(公告)号：CN103580650A
公开(公告)日：2014-02-12
申请号：CN201310153258.0
申请日：2013-04-27
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03K3/356 , H03K3/356104
Abstract: 本发明涉及涉及具有宽摆幅输出端的D触发器，该D触发器包括内置的第一开关、电平转换器和第二开关。第一开关包括第一输入端和第一输出端。电平转换器包括连接至第一输入端的第二输入端，和第二输出端。第二开关包括连接至第二输出端的第三输入端，和第三输出端。第一输入端和第三输出端形成D触发器的输入端和输出端。
-
公开(公告)号：CN102664619A
公开(公告)日：2012-09-12
申请号：CN201110325750.2
申请日：2011-10-19
Applicant: 台湾积体电路制造股份有限公司
Inventor： 余宗欣
IPC: H03K19/0185
CPC classification number: H04L25/028
Abstract: 一种电路包括：第一节点；第二节点；上拉电路，选择地与第一节点或者第二节点相连接；下拉电路，选择地与第一节点或者第二节点相连接；以及电阻电路。该电路被配置为用于基于在第一节点和第二节点之间的电阻电路的电连接在全摆幅模式下或削弱模式下运行。本发明还提供了一种具有可控输出摆隔的电压模式驱动器。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.028 seconds)
