-
公开(公告)号：CN110867192A
公开(公告)日：2020-03-06
申请号：CN201911011966.4
申请日：2019-10-23
Applicant: 北京计算机技术及应用研究所
IPC: G10L21/0208 , G10L21/02 , G10L25/30 , G10L25/03
Abstract: 本发明涉及一种基于门控循环编解码网络的语音增强方法，涉及语音增强技术领域。本发明针对针对现有的语音增强方法没有利用上下文信息与当前待增强语音帧之间联系的问题，基于人类听觉感知的过程的研究，提出了一种基于门控循环编解码网络的语音增强方法，在语音增强任务中引入编解码器架构，使用编码器对相邻多帧语音信号建模以提取上下文信息，利用解码器挖掘当前待增强语音帧和上下文信息之间的联系，提高了语音增强性能。
-
公开(公告)号：CN110782031A
公开(公告)日：2020-02-11
申请号：CN201910921593.8
申请日：2019-09-27
Applicant: 北京计算机技术及应用研究所
IPC: G06N3/08 , G06N3/10 , G06N3/04 , G06F3/0484
Abstract: 本发明涉及一种多框架卷积神经网络模型结构可视化以及网络重建方法，涉及人工智能技术领域。本发明通过网络拓扑技术实现不同框架下的各种网络的展示，通过直观的修改不同的层实现网络的重建，同时能够更改神经网络属性并进行实时更新显示。CNN可视化展示及网络重建方法将神经网络直观地展示给使用者，使得学习者可以快速直观地了解网络结构，并能够快速、方便的修改，极大地提高使用者的效率，降低深度学习的网络更改难度。
-
公开(公告)号：CN117459971A
公开(公告)日：2024-01-26
申请号：CN202311341457.4
申请日：2023-10-17
Applicant: 北京计算机技术及应用研究所
IPC: H04W24/02 , H04W72/0446 , H04W72/512 , G06N3/08 , G06N3/0464
Abstract: 本发明涉及一种VPX型边缘智能时间敏感网络交换系统，属于边缘计算领域。本发明的系统包括：VPX接口模块、智能交换模块、网络自适应管理模块、板卡状态获取模块、板卡状态管理模块、管理协议转换模块、供电模块；智能交换模块包括：交换矩阵模块和神经网络流量时隙分配模块，网络自适应管理模块包括：自适应策略管理模块和网络管理模块。本发明可用于为车载网络、车联网、分布式算力集成、工业边缘网关、边缘计算服务器等计算系统提供高速确定性时间敏感数据交换功能。
-
公开(公告)号：CN115008453A
公开(公告)日：2022-09-06
申请号：CN202210600501.8
申请日：2022-05-30
Applicant: 北京计算机技术及应用研究所
IPC: B25J9/16
Abstract: 本发明涉及一种通用的机器人运动控制方案的设计方法，属于机器人领域。本发明分离了直行速度发布线程，使机器人在持续执行单一动作指令时不会因速度发布器陷入死循环而无法执行其他动作指令；对于转弯指令，利用惯导的角度信息进行几何转换，获取目标角度，在按照指令方向旋转时同时监测惯导实时角度，大大提高了旋转的精确度；本发明设计了优先级调度器，使机器人处理多进程同时下发控制指令时具有可控逻辑，不会陷入动作失控状态；本发明自定义了一种包含更多元素的消息类型，能够使用户更加灵活的控制机器人的运动方式。本发明使机器人运动更智能和精确，提高了用户对机器人控制的灵活性。
-
公开(公告)号：CN114610483A
公开(公告)日：2022-06-10
申请号：CN202210194756.9
申请日：2022-03-01
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于NPU+FPGA架构的VPX型异构加速模块，属于异构加速技术领域。本发明的异构加速模块包括FPGA模块、NPU模块、PCIE交换模块、VPX连接器、存储模块及外围电子元器件，异构加速模块的VPX连接器对外提供PCIE接口以及以太网接口，外部主机可通过VPX连接器上的PCIE接口及以太网接口，对FPGA模块和NPU进行访问，加速模块实现对智能算法的推理加速，并将计算结果返回主机。本发明可实现针对不同的智能应用场景进行加速；针对算力要求高的场景使用NPU进行算力加速，针对具有算法硬件可编程的场景使用FPGA进行算力加速。
-
Patent Agency Ranking
公开(公告)号：CN111091847A
公开(公告)日：2020-05-01
申请号：CN201911252525.3
申请日：2019-12-09
Applicant: 北京计算机技术及应用研究所
IPC: G10L21/0272 , G10L21/0224 , G10L21/0232 , G10L25/18 , G10L25/21 , G10L25/27 , G06K9/62
Abstract: 本发明涉及一种基于并改进的深度聚类语音分离方法，其中，包括：步骤一：混合实验数据，提取对数功率谱特征；步骤二：搭建改进的深度聚类语音分离模型，并用训练集进行模型训练；步骤三：将测试集混合语音通过步骤二训练好的深度聚类语音分离模型得出嵌入空间向量vi，对其在嵌入子空间上通过meanshift聚类方法聚类，将得到的结果作为训练目标理想二值掩蔽值，利用理想二值掩蔽值与输入语音信号特征计算得出分离出的两个语音信号的特征估计；步骤四：波形重构，恢复语音信号。本发明改进当前基于深度聚类的语音分离方法，使其在低信噪比混合语音输入的情况下效果得到提升。
-
公开(公告)号：CN110739003A
公开(公告)日：2020-01-31
申请号：CN201911012632.9
申请日：2019-10-23
Applicant: 北京计算机技术及应用研究所
IPC: G10L21/0208 , G10L25/27 , G10L25/03
Abstract: 本发明涉及一种基于多头自注意力机制的语音增强方法，涉及语音增强技术领域。本发明本发明针对现有基于注意力机制的语音增强方法无法在注意力计算过程中明显抑制噪声的问题，基于对人类在听觉感知的过程中存在掩蔽效应的研究及利用，提出了一种基于多头自注意力机制的语音增强方法，该方法实现了在注意力机制运算的过程中抑制噪声部分，提高了语音增强性能。
-
公开(公告)号：CN108921077A
公开(公告)日：2018-11-30
申请号：CN201810678479.2
申请日：2018-06-27
Applicant: 北京计算机技术及应用研究所
IPC: G06K9/00
Abstract: 本发明公开了一种签名笔迹检验可视化的方法，其中，包括：对输入图像进行预处理，将输入的笔迹图像转换成二值图像；将裁剪后的检材笔迹图像和样本笔迹图像进行归一化处理；对经过预处理的检材和样本笔迹签名图像进行字符切分及数值化；用户在签名笔迹二维点集上标注特征点；计算检材笔迹点集与样本笔迹点集的匹配度，包括：用户指定检材笔迹点集以及样本笔迹的点集中的特征点为对应位置的点；两个点集之间存在一个旋转平移变换，使得对应特征点能匹配起来，通过最小二乘算法求解得到变换关系；计算两个点集之间的欧式距离，得到笔迹点集之间可量化的匹配度。
-
公开(公告)号：CN119416726A
公开(公告)日：2025-02-11
申请号：CN202411434531.1
申请日：2024-10-15
Applicant: 北京计算机技术及应用研究所
IPC: G06F30/392 , G06F30/394 , G06F30/398 , G06F30/337 , G06F115/02
Abstract: 本发明属于芯片设计领域，提出一种SoC系统的分组总线互连架构，包括一条系统总线矩阵SYS_BUS_Matrix、至少1路处理器总线矩阵CBM、至少1路高速外设总线矩阵HPBM、至少1路存储器总线矩阵RBM和1路低速外设总线矩阵SPBM，其中，CBM、HPBM、RBM和SPBM均通过总线桥与SYS_BUS_Matrix连接；CBM上挂载嵌入式处理器，同时CBM连接RMB；HPBM上挂载高速外设，同时HPBM连接RMB；RBM上挂载RAM存储器，同时RBM连接CBM、HPBM；SPBM通过AXI‑AHB桥连接多路AHB总线，SPBM通过AXI‑APB桥连接多路APB总线，同时SPBM连接SYS_BUS_Matrix，AHB总线或APB总线上挂载多路低速外设。本发明能够均衡处理器、高速外设、存储等模块之间总线传输，有效减少高速接口之间的总线竞争，提高数据传输效率，简化芯片后端实现，从而使整个SOC系统性能最优化。
-
公开(公告)号：CN119416200A
公开(公告)日：2025-02-11
申请号：CN202411555411.7
申请日：2024-11-04
Applicant: 北京计算机技术及应用研究所
IPC: G06F21/51 , G06F21/57 , G06F21/64 , G06F9/4401 , G06F15/78
Abstract: 本发明属于SoC芯片技术领域，涉及一种基于异构多核SoC芯片的安全启动系统及方法，所述系统包括安全子系统、异构处理器模块、共享存储器模块和安全启动系统总线，安全子系统、异构处理器模块和共享存储器模块通过安全启动系统总线进行通讯，异构处理器模块包括各异构处理器，各异构处理器根据安全核的引导进行启动；共享存储器模块用于存储各异构处理器启动时所需的指令；安全子系统包括安全核、安全算法模块、独享存储器模块、安全子系统总线和安全子系统DMA，独享存储器模块包括ROM和RAM。本发明解决了外接可信模块技术中带来的片间的低速互连问题，同时减少了片间总线暴露带来的安全风险，增强了延时和带宽性能。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.029 seconds)
