公开(公告)号：CN119416726A

公开(公告)日：2025-02-11

申请号：CN202411434531.1

申请日：2024-10-15

Applicant: 北京计算机技术及应用研究所

Inventor： 张晓迪 ,  孙文慧 ,  王浩 ,  习亮 ,  寇金桥 ,  吴敏 ,  冉云飞

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398 ,  G06F30/337 ,  G06F115/02

Abstract: 本发明属于芯片设计领域，提出一种SoC系统的分组总线互连架构，包括一条系统总线矩阵SYS_BUS_Matrix、至少1路处理器总线矩阵CBM、至少1路高速外设总线矩阵HPBM、至少1路存储器总线矩阵RBM和1路低速外设总线矩阵SPBM，其中，CBM、HPBM、RBM和SPBM均通过总线桥与SYS_BUS_Matrix连接；CBM上挂载嵌入式处理器，同时CBM连接RMB；HPBM上挂载高速外设，同时HPBM连接RMB；RBM上挂载RAM存储器，同时RBM连接CBM、HPBM；SPBM通过AXI‑AHB桥连接多路AHB总线，SPBM通过AXI‑APB桥连接多路APB总线，同时SPBM连接SYS_BUS_Matrix，AHB总线或APB总线上挂载多路低速外设。本发明能够均衡处理器、高速外设、存储等模块之间总线传输，有效减少高速接口之间的总线竞争，提高数据传输效率，简化芯片后端实现，从而使整个SOC系统性能最优化。

公开(公告)号：CN119416200A

公开(公告)日：2025-02-11

申请号：CN202411555411.7

申请日：2024-11-04

Applicant: 北京计算机技术及应用研究所

Inventor： 孙文慧 ,  习亮 ,  张晓迪 ,  王浩 ,  冉云飞 ,  吴敏 ,  寇金桥

IPC: G06F21/51 ,  G06F21/57 ,  G06F21/64 ,  G06F9/4401 ,  G06F15/78

Abstract: 本发明属于SoC芯片技术领域，涉及一种基于异构多核SoC芯片的安全启动系统及方法，所述系统包括安全子系统、异构处理器模块、共享存储器模块和安全启动系统总线，安全子系统、异构处理器模块和共享存储器模块通过安全启动系统总线进行通讯，异构处理器模块包括各异构处理器，各异构处理器根据安全核的引导进行启动；共享存储器模块用于存储各异构处理器启动时所需的指令；安全子系统包括安全核、安全算法模块、独享存储器模块、安全子系统总线和安全子系统DMA，独享存储器模块包括ROM和RAM。本发明解决了外接可信模块技术中带来的片间的低速互连问题，同时减少了片间总线暴露带来的安全风险，增强了延时和带宽性能。