一种红外焦平面阵列探测器集成结构及制作方法

    公开(公告)号:CN102280456A

    公开(公告)日:2011-12-14

    申请号:CN201110121051.6

    申请日:2011-05-11

    Applicant: 北京大学

    CPC classification number: Y02P70/521

    Abstract: 本发明公开了一种红外焦平面阵列探测器集成结构及制作方法,属于半导体制造领域。本结构包括:包括第一硅晶圆、第二硅晶圆,第一硅晶圆第二表面上设有红外敏感元件阵列和焊盘、第一表面上设有若干第一电接触元件,第一硅晶圆上设有若干第一硅通孔微互连、若干第二硅通孔微互连,红外敏感元件阵列通过第一硅通孔微互连与对应第一电接触元件电连接,焊盘通过第二硅通孔微互连与对应第一电接触元件电连接;第二硅晶圆第一表面上设有红外敏感元件阵列的信号处理电路和与信号处理电路电连接的若干第二电接触元件;第一电接触元件与第二电接触元件分别对应电连接。本发明降低了热干扰,提高非制冷红外焦平面阵列探测器稳定性、可靠性。

    一种TSV通孔的绝缘层的制备方法

    公开(公告)号:CN101540295B

    公开(公告)日:2011-01-26

    申请号:CN200910082236.3

    申请日:2009-04-21

    Applicant: 北京大学

    Abstract: 本发明公开了一种TSV通孔的侧壁绝缘层的制备方法。属于微电子封装技术。该方法包括:在普通硅片、SOI片或表面加工有集成电路的标准硅片上刻蚀的TSV通孔内淀积一绝缘层;在绝缘层上淀积一有机薄膜;利用各向异性刻蚀,去除TSV通孔底部的有机薄膜;然后刻蚀掉TSV通孔底部的绝缘层;再次利用各向异性刻蚀,将剩余的有机薄膜全部去除,从而获得完整的TSV通孔的侧壁绝缘层。本发明利用了有机薄膜作为刻蚀保护层,极大的提高了TSV通孔侧壁绝缘层的质量和性能,很好的保证了通孔内金属与硅片之间的绝缘性能,从而提高了TSV互连的可靠性。

    一种制备平面电容谐振器的方法

    公开(公告)号:CN101150300A

    公开(公告)日:2008-03-26

    申请号:CN200710121861.5

    申请日:2007-09-17

    Applicant: 北京大学

    Abstract: 本发明公开了一种制备平面电容谐振器的方法,包括如下步骤:1)在硅片上LPCVD一层氮化硅层,第一次光刻并RIE刻蚀氮化硅层;2)第二次光刻,并以该光刻胶作为掩膜,在感应耦合等离子体系统中各向异性干法刻蚀硅,形成深槽;3)对刻蚀后的硅片氧化,然后湿法腐蚀掉氧化层,以平坦化刻蚀后的硅结构侧壁;4)LPCVD并刻蚀SiO2,在深槽侧壁形成自对准氧化层;5)LPCVD多晶硅,光刻并刻蚀多晶硅,形成多晶硅传感电极和驱动电极;6)先各向异性再各向同性ICP刻蚀硅,悬空谐振体结构;7)HF腐蚀SiO2直到谐振体释放,得到所述平面电容谐振器。

    氮化铝膜参数提取方法
    15.
    发明公开

    公开(公告)号:CN114964356A

    公开(公告)日:2022-08-30

    申请号:CN202210384332.9

    申请日:2022-04-13

    Abstract: 本发明提出一种氮化铝膜参数提取方法,涉及材料参数提取技术领域,能够精确提取氮化铝膜的材料系数。根据本发明实施例中的氮化铝膜参数提取方法,包括:基于待测氮化铝膜制作参数提取组件;测量参数提取组件的阻抗谱,并根据阻抗谱计算得到参数提取组件中待测氮化铝膜的介电常数;测量参数提取组件的属性参量,并根据属性参量计算得出待测氮化铝膜的压电系数与弹性系数;将待测氮化铝膜的介电常数、压电系数与弹性系数进行整合,得到待测氮化铝膜的材料参数。在本发明实施例中的方法中,由于对氮化铝膜各类材料系数进行分开提取,从而能够减少积累误差,提高提取精度。

    三维异质集成的柔性封装结构及制造方法

    公开(公告)号:CN112864100B

    公开(公告)日:2022-03-22

    申请号:CN202110045947.4

    申请日:2021-01-14

    Abstract: 本申请公开了一种三维异质集成的柔性封装结构及制造方法。柔性封装结构包括:第一柔性材料层上设置至少两个芯片,第一金属互联层设置在第一柔性材料层中并连接对应的芯片,第二柔性材料层设置在第一柔性材料层上并包裹芯片,导电柱设置在第二柔性材料层中并贯穿设置,导电柱连接对应的第一金属互联层,第三柔性材料层设置在第二柔性材料层上,第二金属互联层设置在第三柔性材料层中并连接对应的芯片或导电柱,第一金属互联层和第二金属互联层呈弯折状。通过设置导电柱与金属互联层,使得不同芯片可以在柔性材料中电连接,无需对芯片进行减薄,且将金属互联层设置为弯折状,在弯折拉伸的情况下不会出现断裂等失效问题。

    三维异质集成的柔性封装结构及制造方法

    公开(公告)号:CN112864100A

    公开(公告)日:2021-05-28

    申请号:CN202110045947.4

    申请日:2021-01-14

    Abstract: 本申请公开了一种三维异质集成的柔性封装结构及制造方法。柔性封装结构包括:第一柔性材料层上设置至少两个芯片,第一金属互联层设置在第一柔性材料层中并连接对应的芯片,第二柔性材料层设置在第一柔性材料层上并包裹芯片,导电柱设置在第二柔性材料层中并贯穿设置,导电柱连接对应的第一金属互联层,第三柔性材料层设置在第二柔性材料层上,第二金属互联层设置在第三柔性材料层中并连接对应的芯片或导电柱,第一金属互联层和第二金属互联层呈弯折状。通过设置导电柱与金属互联层,使得不同芯片可以在柔性材料中电连接,无需对芯片进行减薄,且将金属互联层设置为弯折状,在弯折拉伸的情况下不会出现断裂等失效问题。

    一种集成电路三维异质集成芯片及封装方法

    公开(公告)号:CN111564429A

    公开(公告)日:2020-08-21

    申请号:CN202010356668.5

    申请日:2020-04-29

    Abstract: 本发明公开了一种集成电路三维异质集成芯片及封装方法,其方法包括:通过临时键合工艺将不同的IC器件键合在第一辅助衬底圆片上,将IC器件和第一辅助衬底圆片通过键合层键合在第二辅助衬底圆片上;减薄第一辅助衬底圆片;利用晶圆级键合技术将第二辅助衬底圆片上的IC器件键合在最终衬底上,去除第二辅助衬底圆片;在IC器件和第一辅助衬底圆片之间填充有机物;重复上述操作以形成若干异质集成层,并在填充层上设置连接IC器件的布线孔,通过电线以实现若干异质集成层电学互联;将多余最终衬底除掉,划片并封装。本发明有效降低三维堆叠芯片的制作难度,集中更多的资源专注器件的性能提升,从而实现高可制造性、高性能、高稳定性的三维异质集成芯片。

Patent Agency Ranking