公开(公告)号：CN102680875B

公开(公告)日：2014-06-04

申请号：CN201210067440.X

申请日：2012-03-14

Applicant: 北京大学

Inventor： 安霞 ,  杨东 ,  黄良喜 ,  黄如

IPC: G01R31/26

Abstract: 本发明公布了一种从SOI？PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOI？PMOSFET器件的栅端和漏端加上应力偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI？PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI？PMOSFET器件的阈值电压漂移量的不同影响。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOI？PMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。

公开(公告)号：CN102610644A

公开(公告)日：2012-07-25

申请号：CN201110436081.6

申请日：2011-12-22

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336 ,  H01L21/762

Abstract: 本发明公开了一种抑制辐射引起的背栅泄漏电流的SOI器件及其制备方法。本发明的SOI器件包括半导体衬底、埋氧层、半导体体区、栅区、源区和漏区、栅侧墙以及LDD区，其中在半导体体区引入两个防止泄漏通道产生的隔离保护层，该隔离保护层位于半导体体区中埋氧层的正上方，分别紧临源区和漏区。本发明中的隔离保护层的禁带宽度远远大于硅材料的禁带宽度，所以反型电子在源区和漏区间移动需要克服较大的势垒高度，背栅反型的导电通道很难形成，抑制了辐射时背栅泄漏电流的产生。本发明基于SOI器件的常规工艺，制作方法简单，不需要引入额外的光刻版，且由于隔离保护层并未延展至整个背栅沟道，减小了对前栅阈值电压的影响。

公开(公告)号：CN102522424A

公开(公告)日：2012-06-27

申请号：CN201110436842.8

申请日：2011-12-23

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L29/32 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/7833 ,  H01L21/823878 ,  H01L27/0921 ,  H01L29/32

Abstract: 本发明公开了一种减小电荷共享效应的CMOS器件及其制备方法。本发明的CMOS器件在隔离区的正下方设置俘获载流子的附加隔离区。该附加隔离区的材料为多孔硅等，由于多孔硅是一种通过电化学阳极氧化单晶硅片形成的海绵状结构的功能材料，多孔硅的表面层内存在大量的微孔和悬挂键。这些缺陷会在多孔硅的禁带中央形成缺陷态，缺陷态可俘获载流子，导致电阻增大，且随着腐蚀电流密度的增大，孔隙率增大，多孔硅中的缺陷增多。本发明中利用多孔硅中缺陷态俘获载流子的特性可减小重离子引起的电荷共享效应，浅沟道隔离STI区和下方隔离区的形成只需要一次光刻，工艺简单，且可以极大地提高集成电路的抗辐射性能。

公开(公告)号：CN102680875A

公开(公告)日：2012-09-19

申请号：CN201210067440.X

申请日：2012-03-14

Applicant: 北京大学

Inventor： 杨东 ,  黄良喜

IPC: G01R31/26

Abstract: 本发明公布了一种从SOI PMOSFET中分离两种可靠性效应导致阈值电压漂移的方法，用于在SOI PMOSFET器件的栅端和漏端加上应力偏置条件下分离出HCI效应与NBTI效应对器件的阈值电压漂移大小，其特征是，分别在SOI PMOSFET器件的栅端和漏端加上电压，测出其阈值电压漂移量；然后用该阈值电压漂移量减去在相同栅电压下测出的阈值电压漂移量，即可分离出HCI效应与NBTI效应这两种可靠性效应对SOI PMOSFET器件的阈值电压漂移量的不同影响。分离出两种可靠性效应对阈值电压的漂移量大小，能够更好地理解器件在最坏应力偏置条件下的退化机理，以致提出更好的可靠性退化加固方法，同时还能更好地对SOI PMOSFET器件进行建模以及提出更加精确的可靠性寿命预测方法。

公开(公告)号：CN102623505A

公开(公告)日：2012-08-01

申请号：CN201210096469.0

申请日：2012-04-01

Applicant: 北京大学

Inventor： 黄如 ,  罗长宝 ,  安霞 ,  张兴 ,  杨东 ,  刘长泽

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公开了一种基于垂直双栅的抗辐照晶体管及其制备方法，属于半导体器件领域。该器件包括凸形沟道、源、漏、底栅和顶栅，凸形沟道左右两边延伸到源端，凸形沟道凸起的部分连接漏。本发明由于单粒子垂直漏端入射的时候只经过沟道的垂直部分，不经过凸形沟道左右延伸部分，沟道左右延伸部分得到保护，重粒子辐照后沟道受影响的范围比较小，因而抗单粒子性能得到改善。且本发明提出了漏端位于沟道的凸起上，漏端与STI区完全隔开，STI区陷入的电荷无法在源漏间形成泄漏通道，因而具有很好的抗总剂量特性。

公开(公告)号：CN102386186A

公开(公告)日：2012-03-21

申请号：CN201110359705.9

申请日：2011-11-14

Applicant: 北京大学

Inventor： 黄如 ,  谭斐 ,  安霞 ,  黄芊芊 ,  杨东 ,  张兴

IPC: H01L27/092 ,  H01L29/08 ,  H01L21/8238

CPC classification number: H01L29/6653 ,  H01L21/823814 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明公开了一种减小辐射产生电荷收集的CMOS器件及其制备方法。本发明的CMOS器件在源区和漏区的正下方设置重掺杂的抑制电荷收集区，该区域的掺杂类型和源区和漏区的掺杂类型相反，且掺杂浓度不小于源区和漏区的掺杂浓度。抑制电荷收集区的横向范围略小于或者等于源区和漏区的横向范围，且向沟道的横向位置不超过源区和漏区的边缘。本发明的CMOS器件可以大大减小单粒子作用下出现的“漏斗”范围，使在电场作用下瞬时收集的电荷减小。由于耗尽层宽度变窄，在“漏斗”范围内的电子空穴对扩散至耗尽层边缘更加困难，因此敏感节点收集的电荷会大大降低，有效抑制单粒子瞬态对集成电路造成的影响。

公开(公告)号：CN101976654A

公开(公告)日：2011-02-16

申请号：CN201010280674.3

申请日：2010-09-14

Applicant: 北京大学

Inventor： 薛守斌 ,  杨东 ,  黄如 ,  张兴

IPC: H01L21/762

Abstract: 本发明提供了一种提高LDMOS抗辐照特性的方法，属于集成电路抗辐照技术。本发明针对射频功率器件中的常规LDMOS晶体管结构提出：N型LDMOS晶体管的漂移区STI介质层和器件隔离区的介质层选用的材料和P型LDMOS晶体管的漂移区STI介质层和器件隔离区的介质层不同，其中N型LDMOS场效应晶体管漂移区STI介质层和器件沟槽隔离区选用辐照后更易俘获电子的材料，而P型LDMOS场效应晶体管漂移区介质层和沟槽隔离区介质层的填充材料为更容易俘获空穴的材料。本发明应用于半导体器件和集成电路抗辐照设计中，可提高集成电路的抗辐照能力、降低加固费用。