-
公开(公告)号：CN102170118B
公开(公告)日：2013-07-17
申请号：CN201110108194.3
申请日：2011-04-28
Applicant: 北京大学
Abstract: 本发明提供了一种电源箝位ESD保护电路，包括：电源管脚；接地管脚；R-C电路，用于感应ESD电压，包括连接于电源管脚和第一节点之间的阻抗元件和连接在第一节点和第二节点之间的容抗元件，其中，第二节点并非直接连接到接地管脚；触发电路，其连接于电源管脚、接地管脚和R-C电路之间，用于根据第一节点和第二节点的电平产生一个ESD触发信号；偏置电路，其连接在电源管脚和接地管脚之间，用于为第二节点提供一个偏置电压；以及，箝位电路，其连接在电源管脚、接地管脚和触发电路之间，用于在接收到ESD触发信号后提供一个电源与地之间的低阻通道，以泄放静电电流。该电路能够有效抑制静电保护电路的漏电电流，有效保护内部电路不受静电损伤。
-
公开(公告)号：CN102244105B
公开(公告)日：2013-07-03
申请号：CN201110166667.5
申请日：2011-06-20
Applicant: 北京大学
CPC classification number: H01L29/87
Abstract: 本发明涉及半导体集成芯片的保护电路技术领域，特别涉及一种具有高维持电压低触发电压ESD特性的晶闸管，所述晶闸管从下至上依次包括：衬底层(311)、阱区层和栅氧层，所述阱区层包括N阱区和P阱区，所述N阱区邻接所述P阱区，所述N阱区和P阱区均与所述衬底层(311)相接触，所述阱区层包括一个N阱区(309)和一个P阱区(310)，所述P阱区(310)和N阱区(309)交界处设有第一N+掺杂区(305)，所述N阱区(309)设有第一P+掺杂区(304)，所述P阱区(310)设有第二N+掺杂区(306)和第二P+掺杂区(307)。本发明通过在原有晶闸管结构上进行改进，降低了晶闸管的触发电压，并提高了晶闸管的维持电压，使得晶闸管可较为理想的作为ESD箝位保护器件。
-
公开(公告)号：CN102055474B
公开(公告)日：2013-06-26
申请号：CN200910235860.2
申请日：2009-10-28
Applicant: 北京大学
IPC: H03M1/12
Abstract: 本发明公开一种折叠器、折叠插值型模/数转换器。其中，折叠器包括折叠放大电路和输出负载电路，所述折叠放大电路包括奇数个折叠块，所述折叠块由N型MOS管折叠块和P型MOS管折叠块交错排列连接，其中，所述多个N型MOS管折叠块的第一输出端相连接，所述多个N型MOS管折叠块的第二输出端相连接；所述每一P型MOS管折叠块的两个输出端分别与相邻的两个N型MOS管折叠块相连接。本发明使折叠器的功耗大大降低，并且，输出节点处的寄生电容大大减少，从而有利于提高折叠器的速度和改善折叠器的动态性能。
-
-
-
Patent Agency Ranking
公开(公告)号：CN102185305A
公开(公告)日：2011-09-14
申请号：CN201110129544.4
申请日：2011-05-18
Applicant: 北京大学
IPC: H02H9/04
Abstract: 本发明涉及集成电路芯片静电放电保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路，该ESD保护电路包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)、以及钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。
-
公开(公告)号：CN104052404B
公开(公告)日：2017-02-15
申请号：CN201410256766.6
申请日：2014-06-10
Applicant: 北京大学
Abstract: 本发明涉及电感电容压控振荡器技术领域，具体涉及一种低相位噪声电感电容压控振荡器。本发明加快了交叉耦合MOS管的电流切换速度，从而减小了交叉耦合MOS管的电流波形占空比，进而降低了交叉耦合MOS管给低相位噪声电感电容压控振荡器带来的相位噪声。另外，本发明减少了后尾电流源NMOS管的陷阱数量，进一步降低低相位噪声电感电容压控振荡器的相位噪声。本发明增大交叉耦合负阻所提供的能量，进而增加谐振电路的振荡波形幅度，从而再次降低低相位噪声电感电容压控振荡器的相位噪声。
-
公开(公告)号：CN103367193B
公开(公告)日：2015-10-07
申请号：CN201310314338.X
申请日：2013-07-24
Applicant: 北京大学
IPC: H01L21/66
Abstract: 本发明提供及一种栅氧化层陷阱密度及位置的测试方法及装置，涉及MOS器件质量、可靠性测试技术领域。本方法包括步骤：S1、在源端和漏端接入负电压，衬底端接地，使pn结正向偏置；S2、pn结正向偏置后，在栅极接入栅极直流扫描电压，按从负电压到正电压的方法进行扫描，使器件表面从积累状态变为弱反型状态；在扫描过程中对衬底端进行测量，得到衬底电流；S3、建立衬底电流与栅极直流扫描电压的第一I-V曲线；S4、对栅极施加一个固定电压，重复步骤S1～S3多次，得到多条第二I-V曲线；通过对多条第二I-V曲线底部高度的测量，得到pn结的陷阱密度。本发明能够测量出pn结的陷阱密度以及对陷阱的位置进行定位，进而对器件设计进行改进，来减少陷阱的产生。
-
公开(公告)号：CN104052404A
公开(公告)日：2014-09-17
申请号：CN201410256766.6
申请日：2014-06-10
Applicant: 北京大学
Abstract: 本发明涉及电感电容压控振荡器技术领域，具体涉及一种低相位噪声电感电容压控振荡器。本发明加快了交叉耦合MOS管的电流切换速度，从而减小了交叉耦合MOS管的电流波形占空比，进而降低了交叉耦合MOS管给低相位噪声电感电容压控振荡器带来的相位噪声。另外，本发明减少了后尾电流源NMOS管的陷阱数量，进一步降低低相位噪声电感电容压控振荡器的相位噪声。本发明增大交叉耦合负阻所提供的能量，进而增加谐振电路的振荡波形幅度，从而再次降低低相位噪声电感电容压控振荡器的相位噪声。
-
公开(公告)号：CN102841300B
公开(公告)日：2014-06-11
申请号：CN201210342022.7
申请日：2012-09-14
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明提供一种测试MOS器件温度特性的结构及方法，所述结构包括：一个自带加热结构的待测试MOS器件和一个PN结，所述加热结构为围绕在MOS器件和PN结周围，且在一侧有开口的框型电阻结构。通过利用加热结构快速升温的特点，对MOS器件的局部进行加热，使得升温效果显著加快；只在进行一次温度校准后，通过改变施加在加热结构两端的电流或者电压，使得MOS器件的温度特性的测试一次性就能够完成，提高了温度特性测试的效率。
-
-
-
-
-
-
-
-
-
Search Results
92
records
(took 0.063 seconds)
