-
公开(公告)号：CN106847335B
公开(公告)日：2019-03-19
申请号：CN201611235411.4
申请日：2016-12-27
Applicant: 北京大学
IPC: G11C13/00
Abstract: 本发明公开了一种并行的、存储计算一体化的卷积计算的硬件实现以及操作方式。该硬件实现主要基于阻变存储器二维交叉阵列，包括：阻变存储阵列、位线控制单元、字线控制单元、存储模块、输入模块和输出模块，存储模块产生输入矩阵信号，输入模块产生卷积核信号，位线控制单元用于选通存储模块或输入模块，字线控制单元用于选通输出模块或地线，以将输入矩阵存储至阻变存储阵列，以及将卷积核矩阵输入所述阻变存储阵列，输出模块输出卷积运算结果，以此方式实现卷积的存储计算一体化及并行计算。
-
公开(公告)号：CN119851739A
公开(公告)日：2025-04-18
申请号：CN202411909568.5
申请日：2024-12-24
Applicant: 北京大学
Abstract: 本发明公开了一种基于物理模型的预测阻变器件温度特性方法。首先，根据阻变器件不同电阻态的温度测试曲线，结合多种物理机制，构建温度特性、器件电导以及导电细丝形貌之间的关系；然后根据以上关系，提出了一种通用的物理模型表达式。该模型在较大范围的给定温度区间内，对于所有的存储状态，均能够较好地预测器件的电导变化，为后续的仿真或校正工作提供指导。
-
公开(公告)号：CN117976722A
公开(公告)日：2024-05-03
申请号：CN202410178337.5
申请日：2024-02-09
Applicant: 北京大学
Abstract: 本申请公开了铁电场效应晶体管及其制备方法、存储器件。铁电场效应晶体管包括：栅极层，铁电层，铁电层位于栅极层的一侧，铁电层包括氧化铪，以及掺杂在氧化铪中的第一掺杂元素，第一掺杂元素包括镧元素；半导体层，半导体层位于铁电层远离栅极层的一侧，半导体层具有沟道区以及位于沟道区两侧的相对的第一端和第二端，半导体层包括氧化钛，以及掺杂在氧化钛中的第二掺杂元素，第二掺杂元素包括氮元素；源极，源极与半导体层的第一端接触；漏极，漏极与半导体层的第二端接触。由此，可以有效提高铁电场效应晶体管的稳定性和驱动电流，便于实现铁电场效应晶体管的三维堆叠集成。
-
公开(公告)号：CN117238938A
公开(公告)日：2023-12-15
申请号：CN202311196171.1
申请日：2023-09-15
Applicant: 北京大学
IPC: H01L27/146 , H04N25/70
Abstract: 本发明公开一种光信号时间编码、频率编码像素单元和图像传感器，涉及半导体器件及集成电路领域；光信号时间编码像素单元包括：感光模块和控制电路模块；感光模块为阈值电压受到光强调制的晶体管；控制电路模块包括电流比较器和脉冲产生电路模块；晶体管的源极与电流比较器的输入端连接；晶体管的栅极输入端作为像素单元的控制端；晶体管的漏极作为像素单元的输入端；电流比较器的输出端与脉冲产生电路模块连接；本发明能够对不同光信号进行原位光电转换，不需要复杂电路以实现光信号的脉冲编码。
-
公开(公告)号：CN114827488B
公开(公告)日：2023-02-17
申请号：CN202210447721.1
申请日：2022-04-26
Applicant: 北京大学
IPC: H04N25/40
Abstract: 本公开提供了一种像素结构单元、像素结构阵列及其操作方法、图像传感器，其中，该像素结构单元包括上拉结构单元、感光输出单元和输出控制单元。感光输出单元与所述上拉结构单元相连；输出控制单元与所述感光输出单元相连；其中，在所述感光输出单元和所述输出控制单元同时处于光照条件下，且上拉结构单元被控制开启，以对所述感光输出单元充电，并使得所述输出控制单元工作以对所述感光输出单元放电。因此，从而能够使得像素结构单元根据入射光强自适应调节感光灵敏度，相对于传统CIS像素元，仅凭像素结构单元本身即可满足高对比度成像的要求，使得图像传感器在各种应用场景下都能呈现良好的成像质量。
-
Patent Agency Ranking
公开(公告)号：CN114171087A
公开(公告)日：2022-03-11
申请号：CN202111545665.7
申请日：2021-12-16
Applicant: 北京大学
Abstract: 本公开提供了一种忆阻器阵列结构及其操作方法、神经网络稀疏化装置。其中，该忆阻器阵列结构包括多个结构子阵列，多个结构子阵列中的每个结构子阵列包括多个忆阻器单元、多个第一晶体管单元和多个第二晶体管单元。多个忆阻器单元分布排列形成忆阻器阵列，多个第一晶体管单元在第一方向上与忆阻器阵列的两端的多个忆阻器单元分别对应相连；多个第二晶体管单元在第二方向上与忆阻器阵列的另两端的多个忆阻器单元分别对应相连；其中，在第一方向上，多个第一晶体管单元与忆阻器阵列的两端的相邻忆阻器阵列对应相连；在第二方向上，多个第二晶体管单元与忆阻器阵列的另两端的相邻忆阻器阵列对应相连。
-
公开(公告)号：CN106530210A
公开(公告)日：2017-03-22
申请号：CN201610930552.1
申请日：2016-10-31
Applicant: 北京大学
IPC: G06T1/60
Abstract: 本发明公开了一种基于阻变存储器件阵列实现并行卷积计算的设备和方法，设备包括：阻变存储器件阵列、训练模块、输入模块、位线控制单元、字线控制单元、输出模块以及控制器。所述操作方法包括：计算卷积时，先将卷积核对应输入位置写入每个阻变单元，阻变单元的电导值代表卷积核的数值大小；位线上所加电平大小代表输入矩阵；每个输出模块代表一个卷积结果；不同的输出模块的输出信号即代表不同输入区域或不同卷积核的结果，以此方式实现卷积的并行计算。
-
公开(公告)号：CN120018772A
公开(公告)日：2025-05-16
申请号：CN202411987400.6
申请日：2024-12-31
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本申请涉及仿生器件技术领域，提供一种具有神经阻断机制的仿生器件及其制备方法。所述仿生器件包括：衬底、底电极、阻变介质层和顶电极依次向上叠加设置；衬底为硅基板；底电极和顶电极为导电金属或金属合金；阻变介质层为金属硅酸盐或过渡金属氧化物；阻变介质层用于在受到外界持续高强度电刺激时，利用金属硅酸盐或过渡金属氧化物中金属离子和氧离子的双离子协同效应，阻断底电极与顶电极之间的导电通路。本申请仿生器件在面对持续高强度刺激时，能够呈现良好的阻断表现并实现有效的神经阻断功能，因此，在作为人工感受器时，能够模拟生物体内的TREK‑2机制，有效地抑制过度表达的神经信号，实现较强的自我保护，防止可能的神经损伤。
-
公开(公告)号：CN119730714A
公开(公告)日：2025-03-28
申请号：CN202411911292.4
申请日：2024-12-24
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明公开了一种易失型阻变器件及其制备方法，该阻变器件为氧空位型易失型阻变器件，包括依次层叠的第一电极层、缓冲层、阻变层和第二电极层，其中，第一电极层材料为过渡金属，缓冲层材料为该过渡金属对应的氧化物；阻变层相对于缓冲层具有更高的氧空位浓度。在器件制备过程中，通过调节氧分压或氧的气氛浓度，使生长的阻变层中存在大量的氧空位缺陷，在阻变层和缓冲层之间形成氧空位浓度差，有利于降低操作电压，降低器件功耗；并且，使用金属氧化物靶材生长缓冲层，有利于提高制备的均一性，提高器件电学稳定性。本发明的阻变器件具有优异的低功耗特性以及稳定性，在人工智能、神经形态计算等领域有良好的应用潜力。
-
公开(公告)号：CN118470503B
公开(公告)日：2025-03-18
申请号：CN202410465125.5
申请日：2024-04-17
Applicant: 北京大学
Abstract: 本发明公开一种基于RRAM的感存算一体化图像识别系统及方法，涉及图像识别技术领域，RRAM和FPGA搭建图像识别模型，该图像识别模型用于对图像传感器采集的待识别图像进行识别，得到图像识别结果，其中，RRAM用于完成图像识别模型中的第一网络层的操作，第一网络层为完成乘累加运算的网络层，FPGA用于完成图像识别模型中的第二网络层的操作，第二网络层为图像识别模型中除第一网络层之外的其它网络层，从而将图像识别过程所涉及的部分操作在存储器中完成，避免大量的数据需要在计算单元与存储器之间频繁搬运的问题，解决了内存墙导致的计算效率低下、频繁的访存和总线操作导致的功耗高等问题，适用于端侧设备。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.126 seconds)
