公开(公告)号：CN106530210B

公开(公告)日：2019-09-06

申请号：CN201610930552.1

申请日：2016-10-31

Applicant: 北京大学

Inventor： 柳晨 ,  康晋锋 ,  黄鹏 ,  周正 ,  刘晓彦

IPC: G06T1/60

Abstract: 本发明公开了一种基于阻变存储器件阵列实现并行卷积计算的设备和方法，设备包括：阻变存储器件阵列、训练模块、输入模块、位线控制单元、字线控制单元、输出模块以及控制器。所述操作方法包括：计算卷积时，先将卷积核对应输入位置写入每个阻变单元，阻变单元的电导值代表卷积核的数值大小；位线上所加电平大小代表输入矩阵；每个输出模块代表一个卷积结果；不同的输出模块的输出信号即代表不同输入区域或不同卷积核的结果，以此方式实现卷积的并行计算。

公开(公告)号：CN107273972A

公开(公告)日：2017-10-20

申请号：CN201710330263.2

申请日：2017-05-11

Applicant: 北京大学

Inventor： 康晋锋 ,  江宇宁 ,  黄鹏 ,  周正 ,  柳晨 ,  韩润泽 ,  刘晓彦 ,  刘力锋

IPC: G06N3/06 ,  G06N3/08

Abstract: 本发明公开一种基于阻变器件和适应-激发神经元的神经形态系统及实现方法，系统包括阻变器件交叉阵列、前神经元、后神经元、全局动态阈值控制电路、控制逻辑模块、电压调节模块、样例输入、标签输入、结果输出。该系统采用了阻变器件作为电子突触，并提出了新的适应-激发神经元的结构和操作模式，从而优化了系统的面积和操作方面，解决了同类系统所面临的训练问题。

公开(公告)号：CN106530210A

公开(公告)日：2017-03-22

申请号：CN201610930552.1

申请日：2016-10-31

Applicant: 北京大学

Inventor： 柳晨 ,  康晋锋 ,  黄鹏 ,  周正 ,  刘晓彦

IPC: G06T1/60

Abstract: 本发明公开了一种基于阻变存储器件阵列实现并行卷积计算的设备和方法，设备包括：阻变存储器件阵列、训练模块、输入模块、位线控制单元、字线控制单元、输出模块以及控制器。所述操作方法包括：计算卷积时，先将卷积核对应输入位置写入每个阻变单元，阻变单元的电导值代表卷积核的数值大小；位线上所加电平大小代表输入矩阵；每个输出模块代表一个卷积结果；不同的输出模块的输出信号即代表不同输入区域或不同卷积核的结果，以此方式实现卷积的并行计算。

公开(公告)号：CN106847335A

公开(公告)日：2017-06-13

申请号：CN201611235411.4

申请日：2016-12-27

Applicant: 北京大学

Inventor： 康晋锋 ,  柳晨 ,  黄鹏 ,  周正 ,  刘力锋 ,  刘晓彦

IPC: G11C13/00

CPC classification number: G11C13/0026 ,  G11C13/0028 ,  G11C13/004 ,  G11C13/0069

Abstract: 本发明公开了一种并行的、存储计算一体化的卷积计算的硬件实现以及操作方式。该硬件实现主要基于阻变存储器二维交叉阵列，包括：阻变存储阵列、位线控制单元、字线控制单元、存储模块、输入模块和输出模块，存储模块产生输入矩阵信号，输入模块产生卷积核信号，位线控制单元用于选通存储模块或输入模块，字线控制单元用于选通输出模块或地线，以将输入矩阵存储至阻变存储阵列，以及将卷积核矩阵输入所述阻变存储阵列，输出模块输出卷积运算结果，以此方式实现卷积的存储计算一体化及并行计算。

公开(公告)号：CN106847335B

公开(公告)日：2019-03-19

申请号：CN201611235411.4

申请日：2016-12-27

Applicant: 北京大学

Inventor： 康晋锋 ,  柳晨 ,  黄鹏 ,  周正 ,  刘力锋 ,  刘晓彦

IPC: G11C13/00

Abstract: 本发明公开了一种并行的、存储计算一体化的卷积计算的硬件实现以及操作方式。该硬件实现主要基于阻变存储器二维交叉阵列，包括：阻变存储阵列、位线控制单元、字线控制单元、存储模块、输入模块和输出模块，存储模块产生输入矩阵信号，输入模块产生卷积核信号，位线控制单元用于选通存储模块或输入模块，字线控制单元用于选通输出模块或地线，以将输入矩阵存储至阻变存储阵列，以及将卷积核矩阵输入所述阻变存储阵列，输出模块输出卷积运算结果，以此方式实现卷积的存储计算一体化及并行计算。

公开(公告)号：CN107273972B

公开(公告)日：2019-09-13

申请号：CN201710330263.2

申请日：2017-05-11

Applicant: 北京大学

Inventor： 康晋锋 ,  江宇宁 ,  黄鹏 ,  周正 ,  柳晨 ,  韩润泽 ,  刘晓彦 ,  刘力锋

IPC: G06N3/06 ,  G06N3/08

Abstract: 本发明公开一种基于阻变器件和适应‑激发神经元的神经形态系统及实现方法，系统包括阻变器件交叉阵列、前神经元、后神经元、全局动态阈值控制电路、控制逻辑模块、电压调节模块、样例输入、标签输入、结果输出。该系统采用了阻变器件作为电子突触，并提出了新的适应‑激发神经元的结构和操作模式，从而优化了系统的面积和操作方面，解决了同类系统所面临的训练问题。