重新布线层、具有所述重新布线层的封装结构及制备方法

    公开(公告)号:CN107104090A

    公开(公告)日:2017-08-29

    申请号:CN201710338191.6

    申请日:2017-05-15

    Abstract: 本发明提供一种重新布线层、具有所述重新布线层的封装结构及制备方法,所述重新布线层至少包括:介电层;金属叠层结构,位于所述介电层内,所述金属叠层结构包括多层间隔排布的金属线层及金属插塞,所述金属插塞位于相邻所述金属线层之间,以将相邻的所述金属线层电连接;金属种子层,位于所述介电层内,且位于所述金属叠层结构的一表面上,所述金属种子层的材料与所述金属线层的材料相同。本发明的重新布线层采用与其材料相同的单一材料作为种子层,在对种子层进行刻蚀时不存在侧切现象,所述重新布线层中金属线的线宽及线间距均比较小;将所述重新布线层应用于封装结构中时,在相同的尺寸内可以得到更多的供电轨道。

    一种用于堆叠式封装的铜针结构及其制备方法

    公开(公告)号:CN105810592A

    公开(公告)日:2016-07-27

    申请号:CN201610301929.7

    申请日:2016-05-09

    Inventor: 蔡奇风 林正忠

    Abstract: 本发明提供一种用于堆叠式封装的铜针结构及其制备方法,所述铜针结构包括:欲制备铜柱凸块的结构;以及铜针结构,通过焊接固定连接于所述欲制备铜柱凸块的结构之上,各铜针的位置与欲制备铜柱凸块位置相对应,所述铜针结构的各铜针成型后插置并焊接固定于所述欲制备铜柱凸块的结构之上。本发明将预先制备好的铜针直接插入至芯片或封装结构需要制作铜柱凸块的位置,以代替传统采用电镀制作铜柱的工艺,节省了工艺时间和工艺成本,提高了铜引脚封装堆栈的能力。本发明可实现多层的有源电子设备的垂直整合,由于不需要采用电镀等工艺,降低了工艺需求及其影响,可提高POP堆叠式封装结构的堆叠能力以及性能。本发明也可有效利用在PCB基板,TSV等技术中。

    凸块结构、封装组件及其形成方法

    公开(公告)号:CN106486444B

    公开(公告)日:2019-10-01

    申请号:CN201510549539.7

    申请日:2015-08-31

    Inventor: 林正忠 蔡奇风

    Abstract: 本发明提供一种凸块结构、封装组件及其形成方法,所述凸块结构包括:导电柱,所述导电柱的顶部形成有凹面;覆盖层,所述覆盖层覆盖所述导电柱的顶部;焊料层,所述焊料层位于所述凹面内的所述覆盖层上。通过在导电柱的顶部设置凹面,并将焊料层设置于所述凹面内,使得所述焊料层在倒装芯片回流工艺后,即使在高温条件下,所述焊料层会被限制在所述凹面内,不会从其原有的位置凸出至所述导电柱的两侧,可以有效地避免相邻焊料层接触发生短路;本发明可以使得倒装芯片封装件的尺寸更小、更轻,进而降低生产成本。

    发光二极管芯片的封装结构及封装方法

    公开(公告)号:CN109994593A

    公开(公告)日:2019-07-09

    申请号:CN201711467868.2

    申请日:2017-12-29

    Abstract: 本发明提供一种发光二极管芯片的封装结构及封装方法,包括:透明基底,具有引出焊盘;金属引线,连接于引出焊盘上,金属引线向上延伸;发光二极管芯片,装设于引出焊盘上,以实现发光二极管芯片的电性引出;荧光材料层,位于发光二极管芯片与透明基底之间;封装材料,覆盖于发光二极管芯片,且金属引线露出于封装材料;以及凸点下金属层及金属凸块,形成于封装材料上,以实现金属引线的电性引出。本发明的发光二极管芯片创新的采用扇出型封装结构,封装密度高,可有效降低封装体积。本发明具有良好的散热效果,可大大提高了芯片的耐用性能及寿命。本发明的引线结构简约,可有效缩短线路的长度。

    一种用于堆叠式封装的铜针结构及其制备方法

    公开(公告)号:CN105810592B

    公开(公告)日:2019-05-07

    申请号:CN201610301929.7

    申请日:2016-05-09

    Inventor: 蔡奇风 林正忠

    Abstract: 本发明提供一种用于堆叠式封装的铜针结构及其制备方法,所述铜针结构包括:欲制备铜柱凸块的结构;以及铜针结构,通过焊接固定连接于所述欲制备铜柱凸块的结构之上,各铜针的位置与欲制备铜柱凸块位置相对应,所述铜针结构的各铜针成型后插置并焊接固定于所述欲制备铜柱凸块的结构之上。本发明将预先制备好的铜针直接插入至芯片或封装结构需要制作铜柱凸块的位置,以代替传统采用电镀制作铜柱的工艺,节省了工艺时间和工艺成本,提高了铜引脚封装堆栈的能力。本发明可实现多层的有源电子设备的垂直整合,由于不需要采用电镀等工艺,降低了工艺需求及其影响,可提高POP堆叠式封装结构的堆叠能力以及性能。本发明也可有效利用在PCB基板,TSV等技术中。

    一种封装结构及封装方法
    17.
    发明公开

    公开(公告)号:CN108807295A

    公开(公告)日:2018-11-13

    申请号:CN201710296090.7

    申请日:2017-04-28

    CPC classification number: H01L23/31 H01L23/522

    Abstract: 本发明提供一种封装结构及封装方法,该封装结构包括设置于再布线层底面的第一金属垫和第二金属垫;将底面至少分隔为第一区域和第二区域的分隔层;第一区域包括部分第一金属垫的底面,第二区域包括第一金属垫的剩余底面和第二金属垫底面的部分或全部;设置于第一区域、与第一金属垫电连接的导电部;设置于第二区域,一端与第一金属垫电连接、另一端与第二金属垫电连接的供电模块;固定封装供电模块和导电部的塑封层。通过将元件封装在一个封装体,供电模块直接与水平或垂直方向的用电模块电连接,无需绕线,有效减少传输距离和寄生电阻,进而提高供电效率;而且,本发明采用高深宽比的导电部,进一步提高信号传输效率。

    一种集成供电系统封装件的封装方法

    公开(公告)号:CN106783649A

    公开(公告)日:2017-05-31

    申请号:CN201710027982.7

    申请日:2017-01-11

    CPC classification number: H01L21/50 H01L24/10 H01L24/11

    Abstract: 本发明提供一种集成供电系统的封装方法,包括以下步骤:提供一载体;在所述载体上形成再布线层;在所述再布线层上形成柱状金属引线;分别将供电系统裸芯的有源模块和无源模块焊接在所述再布线层上;将所述有源模块和无源模块以及所述柱状金属引线在所述再布线层上封装成型,并研磨掉覆盖所述有源模块、无源模块和柱状金属引线的多余封装成型材料;形成连接所述柱状金属引线的底座焊料凸块,并去除所述载体;将用电系统裸芯焊接在所述再布线层上,然后通过底部填充将所述用电系统裸芯封装固定在所述再布线层上。本发明通过使用三维芯片堆叠技术,将供电系统直接集成在用电系统裸芯下方,提高了电力输送效率,增加了不同电压轨道的可用数量。

    扇出型晶圆级封装方法
    19.
    发明公开

    公开(公告)号:CN106548973A

    公开(公告)日:2017-03-29

    申请号:CN201510596120.7

    申请日:2015-09-17

    Inventor: 林正忠 蔡奇风

    Abstract: 本发明提供一种扇出型晶圆级封装方法,包括:提供一载体,在载体表面形成粘合层;将至少一半导体芯片正面朝上贴装于粘合层表面;采用注塑工艺将半导体芯片塑封于塑封材料层中;采用微压印工艺在塑封材料层内形成与后续要形成的连接通孔及重新布线层相对应的开口;在开口内形成连接通孔及重新布线层。相较于现有技术,本发明采用微压印工艺在塑封材料层内形成连接通孔及重新布线层图形,减少了光刻RDL层的步骤,有效地降低了生产成本,且整个工艺过程中步骤简单,可以大大提高产品的产量,在半导体封装域具有广泛的应用前景。

Patent Agency Ranking