-
公开(公告)号：CN100409454C
公开(公告)日：2008-08-06
申请号：CN200510086640.X
申请日：2005-10-20
Applicant: 中国科学院半导体研究所
IPC: H01L29/772 , H01L21/335
Abstract: 一种通过注氧进行量子限制的硅基单电子晶体管，包括：一硅衬底；一氧化物绝缘层制作在硅衬底上；一硅纳米电导细线制作在氧化物绝缘层上；一源极和漏极分别制作在氧化物绝缘层上，分别位于硅纳米电导细线的两端，并与硅纳米电导细线连接；一平面栅电极制作在氧化物绝缘层上；一氧化物薄层包裹在源极、漏极、硅纳米电导细线和平面栅电极的表面；二个氧化物隧穿结是通过注氧和热氧化形成的，埋于硅纳米电导细线的内部，并由氧化物隧穿结所限制；二个掩膜窗口包裹在硅纳米电导细线表面的氧化物薄层上，位于氧化物隧穿结上面。
-
公开(公告)号：CN117878146A
公开(公告)日：2024-04-12
申请号：CN202311761265.9
申请日：2023-12-20
Applicant: 中国科学院半导体研究所
IPC: H01L29/66 , H01L29/78 , H01L21/336 , B82Y30/00 , B82Y40/00
Abstract: 本公开提供一种硅基量子模拟器及其制备方法，硅基量子模拟器包括：依次叠加的硅衬底、衬底绝缘层和工作部；其中，工作部包括第一工作部和第二工作部；第一工作部包括沿第一方向顺序连接的源区硅电导台面、硅纳米线周期网络结构、漏区硅电导台面，以及覆盖它们的栅绝缘层；第二工作部包括条栅电极电导台面；条栅电极电导台面的条栅部分沿第二方向覆盖与硅纳米线周期网络结构相对应的栅绝缘层，且第一方向与第二方向互相垂直；硅纳米线周期网络结构的沟道内分布有多个类氢杂质原子量子点，用于调控载流子的量子输运；以及条栅电极电导台面用于调制硅纳米线周期网络结构的栅势垒和类氢杂质原子量子点的费米能级深度。
-
公开(公告)号：CN110299400A
公开(公告)日：2019-10-01
申请号：CN201910570912.5
申请日：2019-06-27
Applicant: 中国科学院半导体研究所
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种三维势垒限制的硅基杂质原子晶体管及其制备方法，该杂质原子晶体管至少包括：一源区硅电导台面与一漏区硅电导台面，对称分布于一SOI基片之上；一硅纳米线结构，位于SOI基片之上，连接源区硅电导台面与漏区硅电导台面；氧化物薄层，制备于源区硅电导台面、漏区硅电导台面和硅纳米线结构的表面；一U型双栅条电极结构，覆于硅纳米线结构的氧化物薄层上，并垂直于硅纳米线结构；一单栅条电极结构，覆于硅纳米线结构的氧化物薄层上，垂直于硅纳米线方向，位于U型双栅条电极结构中两个栅条的中间。本发明提供的三维势垒限制的硅基杂质原子晶体管，通过U型双栅条电极结构，加强杂质原子量子点的三维势垒限制，有效提高工作温度。
-
公开(公告)号：CN103575998A
公开(公告)日：2014-02-12
申请号：CN201310511410.8
申请日：2013-10-25
Applicant: 中国科学院半导体研究所
IPC: G01R27/14
Abstract: 本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。
-
公开(公告)号：CN103346070A
公开(公告)日：2013-10-09
申请号：CN201310232595.9
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L21/205 , B82Y40/00
Abstract: 本发明提供了一种硅基III-V族纳米线选区横向外延生长的方法。该方法包括：步骤A，在(110)晶面SOI衬底的顶硅薄层上制备整段硅纳米线；步骤B，去除整段硅纳米线的中段部分，在保留的左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面；以及步骤C，在左段硅纳米线和右段硅纳米线朝向内侧的，具有硅(111)晶面的两端面之间横向选区生长III-V族材料纳米线，形成异质结桥接结构。本发明利用硅(111)晶面有较高的悬挂键密度和较低的表面自由能的特性，可以低成本实现在两段硅纳米线之间硅(111)晶面侧壁上III-V族纳米线的选区横向生长。
-
Patent Agency Ranking
公开(公告)号：CN102201483B
公开(公告)日：2012-10-03
申请号：CN201110124310.0
申请日：2011-05-13
Applicant: 中国科学院半导体研究所
IPC: H01L31/105 , H01L31/0352 , H01L31/18 , B81C1/00
CPC classification number: Y02P70/521
Abstract: 一种硅纳米线光栅谐振增强型光电探测器，包括：一硅衬底；一氧化硅层，该氧化硅层制作在硅衬底上；一工形台面结构，该工形台面结构制作在氧化硅层上，该工形台面结构的两端为P型电极和N型电极，该P型电极和N型电极之间连接有硅纳米线光栅共振腔结构；一保护层，该保护层制作在工形台面结构的表面和侧面，在工形台面结构的两端的P型电极和N型电极上开有电极窗口；一金属栅电极，该金属栅电极制作在硅纳米线共振腔结构的保护层上，并靠近N型电极的一侧；两光电流输出金属电极，该光电流输出金属电极制作在工形台面结构的P型电极和N型电极上保护层的电极窗口内。
-
公开(公告)号：CN102610665A
公开(公告)日：2012-07-25
申请号：CN201110435947.1
申请日：2011-12-22
Applicant: 中国科学院半导体研究所
IPC: H01L31/0216 , H01L31/0232 , H01L31/18
CPC classification number: Y02E10/52 , Y02P70/521
Abstract: 一种聚光硅纳米孔阵列结构太阳能电池，包括：一Al/Si合金背电极；一p+背接触层，位于Al/Si合金背电极的上面；一p型晶硅材料层，位于p+背接触层的上面；一n+接触层，位于p型晶硅材料层的上面，该n+接触层的上面开有硅纳米孔阵列；一SiO2钝化层，位于开有硅纳米孔阵列的n+接触层的表面；一前电极，横竖交叉形成于n+接触层上。
-
公开(公告)号：CN101860357B
公开(公告)日：2012-04-11
申请号：CN201010201589.3
申请日：2010-06-09
Applicant: 中国科学院半导体研究所
IPC: H03K19/094
Abstract: 本发明公开了一种利用时间编码控制权重和信息整合的方法，该方法包括：利用树突电路实现权值的空间分布控制；利用树突电路实现特征参量与权值的对应关系；以及利用树突电路实现权值的时间分布控制。本发明利用输入信号在时间与空间分配的有机组合，实现了权重的动态分布控制，利用CMOS反相器的噪声容限特性来改变神经元电路的输出脉冲频率，使数字信号增加了模拟变化参量。利用本发明，有助于理解和模拟生物学神经元的信息处理的方式。
-
公开(公告)号：CN102280454A
公开(公告)日：2011-12-14
申请号：CN201110241106.7
申请日：2011-08-22
Applicant: 中国科学院半导体研究所
IPC: H01L27/12 , H01L29/78 , H01L21/84 , H01L21/336
Abstract: 一种半导体晶体管结构，包括：一绝缘体上硅，该绝缘体上硅包括埋氧层和顶层硅，该顶层硅的中间有一凹部，该凹部两侧分别为顶层硅的源区和漏区，该源区和漏区之间通过多个硅鳍状结构连接形成沟道，该顶层硅的源区、漏区和硅鳍状结构为同一掺杂类型；一栅极导电条制作在凹部内，并包裹硅鳍状结构；一漏电极，该漏电极制作在顶层硅的漏区上；一源电极，该源电极制作在顶层硅的源区上；一栅电极，该栅电极制作在栅极导电条上。
-
公开(公告)号：CN101916393A
公开(公告)日：2010-12-15
申请号：CN201010231216.0
申请日：2010-07-14
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种具有图像分割功能的脉冲耦合神经网络的实现电路，该电路包括整合激发神经元电路和权重自适应电路，其中，整合激发神经元电路接收外部像素点的灰度值信号和神经元之间内部的互连信号，权重自适应电路调整两神经元之间的相互耦合强度，作为整合激发神经元之间的内部互连信号。利用本发明，通过调节神经元间的耦合强度，可方便地对图像进行不同层次的分割，且分割速度很快；并且考虑了邻域像素对其的影响，故抗噪能力明显增强。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.031 seconds)
