-
公开(公告)号：CN105489755B
公开(公告)日：2017-11-03
申请号：CN201510874184.9
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
Abstract: 本发明提出一种垂直结构全限制相变存储器的自对准制备方法，一方面，采用无掩模相变材料填充、退火并湿法腐蚀形成局域化相变材料的方法，不仅降低了填孔工艺中的深宽比，提高了薄膜的填充质量，而且该相变材料填充工艺为自对准工艺，工艺实施难度低；另一方面，该结构的锥形电极能够把两个电极间的电场在锥尖端附近强化，相当于减小了接触电极的尺寸，减小了有效相变体积，降低了功耗。此外，由于可用的相变材料储备充分，该结构还具有较好的疲劳特性，提高了器件的工作可靠性。
-
公开(公告)号：CN103575998A
公开(公告)日：2014-02-12
申请号：CN201310511410.8
申请日：2013-10-25
Applicant: 中国科学院半导体研究所
IPC: G01R27/14
Abstract: 本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。
-
公开(公告)号：CN105489756B
公开(公告)日：2018-01-12
申请号：CN201510881785.2
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
Abstract: 本发明提出的一种基于自选择腐蚀的水平全限制相变存储器的制备方法，解决了GST填充困难和对化学机械抛光(CMP)工艺的依赖的难题。处于晶态和非晶态下的GeSbTe合金在碱性溶液中的腐蚀速率差异超过一个数量级，通过加热电极对GeSbTe合金施加电脉冲能够且仅能够将位于水平对置电极缝隙内的GeSbTe合金材料设置为非晶态。这样通过在碱性溶液中腐蚀适当时间，可以把GeSbTe合金自对准地填充到水平电极缝隙内。工艺简单易行，对要要制备的局限性相变节点没有体积上的限制。本发明对于快速实现小单元功耗、大器件工作可靠性、与现有的CMOS工艺兼容，具有非常好的产业化应用前景。
-
公开(公告)号：CN105489755A
公开(公告)日：2016-04-13
申请号：CN201510874184.9
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
CPC classification number: H01L45/1608 , H01L45/1273
Abstract: 本发明提出一种垂直结构全限制相变存储器的自对准制备方法，一方面，采用无掩模相变材料填充、退火并湿法腐蚀形成局域化相变材料的方法，不仅降低了填孔工艺中的深宽比，提高了薄膜的填充质量，而且该相变材料填充工艺为自对准工艺，工艺实施难度低；另一方面，该结构的锥形电极能够把两个电极间的电场在锥尖端附近强化，相当于减小了接触电极的尺寸，减小了有效相变体积，降低了功耗。此外，由于可用的相变材料储备充分，该结构还具有较好的疲劳特性，提高了器件的工作可靠性。
-
公开(公告)号：CN103311305B
公开(公告)日：2016-01-20
申请号：CN201310233363.5
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , B82Y10/00
Abstract: 本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法。该硅基横向纳米线多面栅晶体管通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而容易实现多面金属栅在平面上的逻辑集成。
-
Patent Agency Ranking
公开(公告)号：CN103311305A
公开(公告)日：2013-09-18
申请号：CN201310233363.5
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , B82Y10/00
Abstract: 本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法。该硅基横向纳米线多面栅晶体管通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而容易实现多面金属栅在平面上的逻辑集成。
-
公开(公告)号：CN103575998B
公开(公告)日：2016-05-11
申请号：CN201310511410.8
申请日：2013-10-25
Applicant: 中国科学院半导体研究所
IPC: G01R27/14
Abstract: 本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。
-
公开(公告)号：CN105489756A
公开(公告)日：2016-04-13
申请号：CN201510881785.2
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
CPC classification number: H01L45/16 , H01L45/1666
Abstract: 本发明提出的一种基于自选择腐蚀的水平全限制相变存储器的制备方法，解决了GST填充困难和对化学机械抛光(CMP)工艺的依赖的难题。处于晶态和非晶态下的GeSbTe合金在碱性溶液中的腐蚀速率差异超过一个数量级，通过加热电极对GeSbTe合金施加电脉冲能够且仅能够将位于水平对置电极缝隙内的GeSbTe合金材料设置为非晶态。这样通过在碱性溶液中腐蚀适当时间，可以把GeSbTe合金自对准地填充到水平电极缝隙内。工艺简单易行，对要要制备的局限性相变节点没有体积上的限制。本发明对于快速实现小单元功耗、大器件工作可靠性、与现有的CMOS工艺兼容，具有非常好的产业化应用前景。
-
公开(公告)号：CN105390612A
公开(公告)日：2016-03-09
申请号：CN201510881248.8
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
CPC classification number: H01L45/16
Abstract: 本发明提出了一种基于锥形衬底的相变存储器的制备方法。基于绝缘锥形衬底的相变单元，电极电场在相变材料中设计的局部区域(锥形衬底顶端上方)得以增强，诱导相变。这样就可以在不缩小相变材料物理体积的情况下，减小有效的相变体积，从而达到降低器件功耗的目的。该设计不涉及复杂的薄膜填充工艺，工艺精度要求低，简便易行。此外，由于备用的相变材料储备充分，该结构还具有较好的疲劳特性，器件的工作可靠性高，与现有的CMOS工艺兼容，具有非常好的产业化应用前景。
-
公开(公告)号：CN105185823A
公开(公告)日：2015-12-23
申请号：CN201510490086.5
申请日：2015-08-11
Applicant: 中国科学院半导体研究所
IPC: H01L29/66 , H01L29/06 , H01L29/423 , H01L21/683 , B82Y40/00
CPC classification number: H01L29/66522 , B82Y40/00 , H01L21/6836 , H01L29/0673 , H01L29/4236 , H01L29/66568 , H01L2221/68386
Abstract: 本发明涉及晶体管的制备方法，特别涉及一种围栅无结纳米线晶体管的制备方法。采用MOCVD在III-V族材料上外延生长掺杂的纳米线阵列，并通过热剥离胶带和固定面板将纳米线转移，在硅基衬底上制备围栅结构的无结纳米线晶体管。本发明提供的这种围栅无结纳米线晶体管的制备方法，可以实现III-V族材料纳米线与平面硅工艺的兼容，同时有效抑制迁移率退化，提升晶体管的电流驱动能力。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
