-
公开(公告)号：CN102776486A
公开(公告)日：2012-11-14
申请号：CN201210278738.5
申请日：2012-08-07
Applicant: 中国科学院半导体研究所
Abstract: 一种BiFeO3薄膜的原子层沉积方法，包括：清洗薄膜生长的基底；将形成有一层羟基的基底放入生长室并导入含Bi的前体；向生长室中再通入氮气，清除羟基与Bi前体的反应残余物；向生长室导入氧化剂，使氧化剂与含Bi的生成物进行反应；向生长室通入氮气，清除氧化剂与含Bi的生成物的反应残余物；向生长室导入含Fe的前体；向生长室通入氮气，清除羟基与Fe前体的反应残余物；向生长室导入氧化剂，使氧化剂与含Fe的生成物进行反应；向生长室通入氮气，清除氧化剂与含Fe生成物的反应残余物；在基底上形成一层BiFeO3薄膜；在基底上形成多层BiFeO3薄膜；将生长完成的BiFeO3薄膜进行退火，使BiFeO3薄膜结晶，完成铁酸铋薄膜的制备。
-
公开(公告)号：CN102593004A
公开(公告)日：2012-07-18
申请号：CN201210057866.7
申请日：2012-03-07
Applicant: 中国科学院半导体研究所
IPC: H01L21/336
Abstract: 一种在碳化硅半导体薄膜双注入区形成短沟道的方法，包括如下步骤：取一碳化硅半导体薄膜，该碳化硅半导体薄膜包括衬底和外延层；在碳化硅半导体外延层上生长一层硅薄膜；在硅薄膜上采用光刻技术获得图形；在图形化的硅薄膜的两侧进行离子注入，形成P阱或者N阱，注入的深度小于碳化硅半导体外延层的厚度，形成样品；对样品进行氧化，形成氧化层，使图形化的硅薄膜的两侧加宽；对氧化后的样品、图形化的硅薄膜的两侧再进行离子注入，形成N+或P+源区，注入的深度小于所述形成的P阱或者N阱的注入深度，该第一次离子注入后的P阱或者N阱的宽度大于再离子注入形成的N+或P+源区的宽度，该差值为所述短沟道。其可减小沟道电阻占器件总电阻的比重，同时具有工艺简单，成本低廉的优点。
-
公开(公告)号：CN101281862B
公开(公告)日：2011-09-07
申请号：CN200710065183.5
申请日：2007-04-05
Applicant: 中国科学院半导体研究所
IPC: H01L21/04 , H01L21/205 , H01L21/365
Abstract: 一种基于氮化铝缓冲层的硅基3C-碳化硅异质外延生长方法，其特征在于，包括如下步骤：步骤1：将硅衬底进行氢气刻蚀处理；步骤2：通入三甲基铝，进行硅衬底表面铺铝；步骤3：不关断三甲基铝源，通入氨气，进行氮化铝缓冲层生长；步骤4：缓冲层生长结束后，关闭氨气和三甲基铝，在氢气环境中降温至室温，关闭氢气，对生长系统抽真空；步骤5：在氢气环境下升温，通入硅烷和乙烯，进行碳化硅层外延生长，完成异质外延生长。
-
公开(公告)号：CN101468786B
公开(公告)日：2011-05-25
申请号：CN200710304217.1
申请日：2007-12-26
Applicant: 中国科学院半导体研究所
IPC: H01L21/205
Abstract: 本发明是一种用于MEMS的碳化硅微通道、微通道阵列及其制备方法，它涉及半导体工艺加工衬底和化学气相沉积方法制备碳化硅。本发明在衬底上用半导体工艺刻蚀出凹槽微结构，凹槽之间留出台面，凹槽和台面的几何尺寸包括深度、宽度和长度以及它们的分布方式根据需要而定。此凹槽微结构用作制备碳化硅微通道的模版。然后用化学气相沉积方法在模版上制备一厚层碳化硅材料，此层碳化硅不仅完全覆盖衬底表面的微结构包括凹槽和台面，它还在凹槽顶部形成封闭结构，这样就在衬底上形成了以凹槽为模版的碳化硅微通道、微通道阵列。
-
公开(公告)号：CN119433711A
公开(公告)日：2025-02-14
申请号：CN202411682989.9
申请日：2024-11-22
Applicant: 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心
Abstract: 本发明提供一种降低碳化硅晶体材料碳空位的方法，包括：将清洗后的初始碳化硅样品放入氧化炉；在预设的第一氧化时间内，将氧化炉内的温度从初始温度升至中间温度；在预设的第二氧化时间内，在氧化炉内持续通入载气；将经过第二氧化时间后的碳化硅样品浸泡在预设的缓冲液中以去掉碳化硅样品表面的氧化层；在预设的退火时间内，根据预设的目标温度对去掉氧化层的碳化硅样品进行气氛高温退火处理，以获得目标碳化硅样品；对目标碳化硅样品进行碳空位测试。该方法利用利用高温氧化与高温退火，可将碳空位密度降低，获得低碳空位、高少子寿命的SiC外延材料，适用于制作高压双极性半导体功率器件。
-
Patent Agency Ranking
公开(公告)号：CN112666438B
公开(公告)日：2023-06-06
申请号：CN201910951973.6
申请日：2019-09-30
Applicant: 中国科学院半导体研究所
IPC: G01R31/26
Abstract: 一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，其中样品制备方法包括如下步骤：高温氧化；金属淀积；欧姆接触退火；第一版光刻形成肖特基电极开孔；第二版光刻形成肖特基结构开孔及MOS结构开孔；正面金属淀积；金属剥离。采用此方法可以解决碳化硅MOS界面态和外延层内的深能级信号叠加在一起，导致拟合分析困难的问题。本发明还涉及一种优化肖特基结构在多版套刻时特性变差的方法，解决金属剥离得到肖特基结构和MOS结构时，肖特基接触特性较差的问题。
-
公开(公告)号：CN112666438A
公开(公告)日：2021-04-16
申请号：CN201910951973.6
申请日：2019-09-30
Applicant: 中国科学院半导体研究所
IPC: G01R31/26
Abstract: 一种利用DLTS研究碳化硅MOS界面态的制样及优化方法，其中样品制备方法包括如下步骤：高温氧化；金属淀积；欧姆接触退火；第一版光刻形成肖特基电极开孔；第二版光刻形成肖特基结构开孔及MOS结构开孔；正面金属淀积；金属剥离。采用此方法可以解决碳化硅MOS界面态和外延层内的深能级信号叠加在一起，导致拟合分析困难的问题。本发明还涉及一种优化肖特基结构在多版套刻时特性变差的方法，解决金属剥离得到肖特基结构和MOS结构时，肖特基接触特性较差的问题。
-
公开(公告)号：CN109518277B
公开(公告)日：2020-09-11
申请号：CN201811309945.6
申请日：2018-11-05
Applicant: 中国科学院半导体研究所
Abstract: 本发明提供了一种采用熔融碱液对碳化硅表面进行区域腐蚀的方法，包括：步骤A：取一碳化硅晶片并清洗干净；步骤B：将碱涂布在碳化硅晶片指定区域；步骤C：在热板上将碳化硅晶片加热至第一温度并保温至指定时间，清洗残碱和反应物；步骤D：完成碳化硅晶片区域腐蚀。本发明避免了传统方法设备庞大，操作繁杂的劣势，并可以针对指定区域进行腐蚀观测，具有简便易行，容易推广等优点。
-
公开(公告)号：CN106876255B
公开(公告)日：2019-09-24
申请号：CN201710076020.0
申请日：2017-02-10
Applicant: 中国科学院半导体研究所
IPC: H01L21/04 , H01L29/06 , H01L29/423 , H01L29/78
Abstract: 本发明提供了一种碳化硅半导体器件，可应用于高压领域，由多个元胞并联形成，各元胞结构包括：p+衬底；外延层，位于所述衬底之上；两个离子注入的n势垒区，分别叠置于所述外延层上两侧；两个离子注入的p+屏蔽区，分别叠置在各所述n势垒区之上；两个p+基区，分别与各所述p+屏蔽区相邻；两个n+源区，分别叠置在各所述p+基区之上，且与所述p+基区相邻；集电极层，位于所述衬底之下；两个发射极，分别位于各所述p+基区和各n+源区之上；栅氧化层，位于所述两个n+源区之上；栅电极，位于所述栅氧化层之上。此外，本发明还提供了一种碳化硅半导体器件的制备方法，通过离子注入，在器件内部形成空穴势垒，提高发射极注入比，大幅提高器件导通性能。
-
公开(公告)号：CN106449757B
公开(公告)日：2019-07-05
申请号：CN201610859254.8
申请日：2016-09-28
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种具有p型埋层和沟槽底部n型掺杂的SiC基UMOSFET的制备方法，其特征在于，在n‑漂移层(3)上外延生长形成p型埋层(4)，在p型埋层(4)上外延生长形成n‑漂移层(30)，在n‑漂移层(30)上外延生长形成p型基区层(5)；在主沟槽(7)底部形成n型掺杂层(900)。在反向阻断状态下，有效降低栅氧化层(10)的电场；且由于p型埋层(4)和n型掺杂层(900)的屏蔽作用，p型基区层(5)的厚度大大降低，沟道降低至0.5um以下，提升通态性能。该种SiC基UMOSFET具有较高的巴俐加优值和较低的开关损耗。本发明还提供了一种SiC基UMOSFET的结构。
-
-
-
-
-
-
-
-
-
Search Results
100
records
(took 0.025 seconds)
