-
公开(公告)号：CN106374930B
公开(公告)日：2019-09-03
申请号：CN201610860432.9
申请日：2016-09-28
Applicant: 东南大学
Abstract: 本发明提供一种基于数字域自校正的逐次逼近模数转换器及模数转换方法，包括CDAC、比较器、SAR控制逻辑电路、校正控制逻辑电路、存储器、加法器、时钟电路；CDAC采用差分结构，其电容阵列分别构成高M位子CDAC和低L位子CDAC，基于电容阵列复用的思想，在自校正阶段复用低L位子CDAC对高M位子CDAC电容阵列中各个电容的失配误差进行检测，并对检测出的误差值进行量化，将误差电压转换成误差码输出，输出的误差码输出到存储器中，在完成失配误差检测及量化后开始对输入模拟信号进行数字转换，输出原始码，再从存储器中调取相应位的误差码与之运算，获取经过校正后的最终输出码字，提高了SAR ADC的线性度。
-
公开(公告)号：CN104539292B
公开(公告)日：2017-10-20
申请号：CN201510014035.5
申请日：2015-01-12
Applicant: 东南大学
IPC: H03M1/54
Abstract: 本发明公开了一种低电压高速采样保持电路，该采样保持电路包含差分信号输入缓冲电路、栅压自举开关、采样电容、差分信号输出缓冲电路。栅压自举开关利用单相时钟完成对差分开关的控制。利用信号输入和输出缓冲电路完成电路内部共模电平调整作用，有效改善低电源电压下高速模数转换器内单元电路间的信号电平匹配问题。利用栅压自举开关电路，有效提升高速采样保持电路的线性特性。利用输出缓冲电路实现对输入信号的隔离，后续电路只需要在规定的时间内完成信号的量化即可满足电路工作要求，有效降低电路设计难度，提升电路的工作速度。
-
公开(公告)号：CN107248850A
公开(公告)日：2017-10-13
申请号：CN201710270401.2
申请日：2017-04-24
Applicant: 东南大学
Abstract: 一种无电感低功耗高增益高线性度宽带低噪声放大器，设有放大单元、复用单元、级联单元、负载单元、输入匹配反馈单元、电流镜单元和反向隔离输出匹配单元；射频输入信号连接放大单元，放大单元的输出分别连接复用单元和级联单元，级联单元的输出分别连接负载单元、输入匹配反馈单元和反向隔离输出匹配单元，输入匹配反馈单元的输出除连接电流镜单元外还反馈连接放大单元，反向隔离输出匹配单元输出射频输出信号。
-
公开(公告)号：CN106936393A
公开(公告)日：2017-07-07
申请号：CN201710129896.7
申请日：2017-03-07
Applicant: 东南大学
CPC classification number: H03F1/0205 , H03F1/3211 , H03F3/193 , H03F3/45179 , H03F2203/45031 , H03F2203/45034 , H03F2203/45084 , H03F2203/45156 , H03F2203/45201
Abstract: 一种低功耗高增益宽带低噪声差分放大器，设有输入单元、扼流单元、滤波单元、放大单元、负载单元以及电容C3、C4。输入单元采用两路差分共栅结构，并且在输入级的MOS管栅极到源极进行了交叉耦合，差分输入端通过输入单元实现50欧姆输入阻抗。扼流单元提供直流通路到地，并对输入的交流信号进行扼流。输入单元产生的信号电流通过滤波单元，经电流复用的放大单元的放大，再送至负载单元，最终输出放大的电压差分信号。
-
公开(公告)号：CN112511169B
公开(公告)日：2023-08-29
申请号：CN202011484427.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03M3/00
Abstract: 本发明提供一种基于Sigma‑Delta调制器的对流水线ADC比较器失调和电容失配误差进行动态补偿的系统及方法，包括Sigma‑Delta调制器模块、译码器模块、开关阵列模块。本发明可以抑制由于比较器失调和电容失配产生的谐波失真，从而有效提升流水线ADC的动态性能。本发明提供的方法可移植性强，适用范围广，硬件复杂度低。可用于任意比特数/每流水级及任意流水级数的流水线ADC。
-
Patent Agency Ranking
公开(公告)号：CN112600557B
公开(公告)日：2023-08-01
申请号：CN202011487395.4
申请日：2020-12-16
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明提供了一种流水线ADC数字域增益校准方法，该方法由流水线高级向低级依次校准，每一级校准首先将该级流水级的输入(Vin)从低到高依次选通所有比较器的阈值电平，每一次选通期间，使用数据选择器将阈值电平对应的两个相邻数字码作为DAC的输入，在DAC输入两种不同数字码的情况下比较该级和后级的总数字输出即可得到理想增益和实际增益的误差。再将所有选通期间的误差送入累加器，得到需要校正的误差平均值，最终通过可编程反馈电容的方式来调整MDAC电路的级间增益，从而减小。本发明针对流水线的极间增益误差，实现了使用数字域判断平均增益误差的功能。采用带可编程反馈电容阵列的开关电容电路，实现了减小平均增益误差的功能。
-
公开(公告)号：CN112671382A
公开(公告)日：2021-04-16
申请号：CN202011489552.5
申请日：2020-12-16
Applicant: 东南大学
IPC: H03K17/041 , H03K17/687
Abstract: 本发明公开了一种栅压自举开关电路，包括采样开关管M1、第一NMOS管M2、第二NMOS管M3、第一PMOS管M4、第二PMOS管M5、第三NMOS管M6、第四NMOS管M7、第三PMOS管M8、第四PMOS管M9、第五NMOS管M10、第六NMOS管M11、第五PMOS管M12、第六PMOS管M13、第七PMOS管M14、第七NMOS管M15、第八NMOS管M16、第一电容C1、自举电容Cb、负载电容Cs；本发明使采样开关管M1、第一NMOS管M2和第二PMOS管M5更快导通的同时降低了其导通电阻；断开了采样开关管M1与多个MOS管的连接，使得寄生电容明显减小，提升了采样开关的带宽。
-
公开(公告)号：CN107248850B
公开(公告)日：2020-06-16
申请号：CN201710270401.2
申请日：2017-04-24
Applicant: 东南大学
Abstract: 一种无电感低功耗高增益高线性度宽带低噪声放大器，设有放大单元、复用单元、级联单元、负载单元、输入匹配反馈单元、电流镜单元和反向隔离输出匹配单元；射频输入信号连接放大单元，放大单元的输出分别连接复用单元和级联单元，级联单元的输出分别连接负载单元、输入匹配反馈单元和反向隔离输出匹配单元，输入匹配反馈单元的输出除连接电流镜单元外还反馈连接放大单元，反向隔离输出匹配单元输出射频输出信号。
-
公开(公告)号：CN106374930A
公开(公告)日：2017-02-01
申请号：CN201610860432.9
申请日：2016-09-28
Applicant: 东南大学
Abstract: 本发明提供一种基于数字域自校正的逐次逼近模数转换器及模数转换方法，包括CDAC、比较器、SAR控制逻辑电路、校正控制逻辑电路、存储器、加法器、时钟电路；CDAC采用差分结构，其电容阵列分别构成高M位子CDAC和低L位子CDAC，基于电容阵列复用的思想，在自校正阶段复用低L位子CDAC对高M位子CDAC电容阵列中各个电容的失配误差进行检测，并对检测出的误差值进行量化，将误差电压转换成误差码输出，输出的误差码输出到存储器中，在完成失配误差检测及量化后开始对输入模拟信号进行数字转换，输出原始码，再从存储器中调取相应位的误差码与之运算，获取经过校正后的最终输出码字，提高了SAR ADC的线性度。
-
公开(公告)号：CN104539292A
公开(公告)日：2015-04-22
申请号：CN201510014035.5
申请日：2015-01-12
Applicant: 东南大学
IPC: H03M1/54
Abstract: 本发明公开了一种低电压高速采样保持电路，该采样保持电路包含差分信号输入缓冲电路、栅压自举开关、采样电容、差分信号输出缓冲电路。栅压自举开关利用单相时钟完成对差分开关的控制。利用信号输入和输出缓冲电路完成电路内部共模电平调整作用，有效改善低电源电压下高速模数转换器内单元电路间的信号电平匹配问题。利用栅压自举开关电路，有效提升高速采样保持电路的线性特性。利用输出缓冲电路实现对输入信号的隔离，后续电路只需要在规定的时间内完成信号的量化即可满足电路工作要求，有效降低电路设计难度，提升电路的工作速度。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.018 seconds)
