-
公开(公告)号:CN106374930A
公开(公告)日:2017-02-01
申请号:CN201610860432.9
申请日:2016-09-28
Applicant: 东南大学
Abstract: 本发明提供一种基于数字域自校正的逐次逼近模数转换器及模数转换方法,包括CDAC、比较器、SAR控制逻辑电路、校正控制逻辑电路、存储器、加法器、时钟电路;CDAC采用差分结构,其电容阵列分别构成高M位子CDAC和低L位子CDAC,基于电容阵列复用的思想,在自校正阶段复用低L位子CDAC对高M位子CDAC电容阵列中各个电容的失配误差进行检测,并对检测出的误差值进行量化,将误差电压转换成误差码输出,输出的误差码输出到存储器中,在完成失配误差检测及量化后开始对输入模拟信号进行数字转换,输出原始码,再从存储器中调取相应位的误差码与之运算,获取经过校正后的最终输出码字,提高了SAR ADC的线性度。
-
公开(公告)号:CN106374930B
公开(公告)日:2019-09-03
申请号:CN201610860432.9
申请日:2016-09-28
Applicant: 东南大学
Abstract: 本发明提供一种基于数字域自校正的逐次逼近模数转换器及模数转换方法,包括CDAC、比较器、SAR控制逻辑电路、校正控制逻辑电路、存储器、加法器、时钟电路;CDAC采用差分结构,其电容阵列分别构成高M位子CDAC和低L位子CDAC,基于电容阵列复用的思想,在自校正阶段复用低L位子CDAC对高M位子CDAC电容阵列中各个电容的失配误差进行检测,并对检测出的误差值进行量化,将误差电压转换成误差码输出,输出的误差码输出到存储器中,在完成失配误差检测及量化后开始对输入模拟信号进行数字转换,输出原始码,再从存储器中调取相应位的误差码与之运算,获取经过校正后的最终输出码字,提高了SAR ADC的线性度。
-