基于热成像技术的半导体雪崩失效分析测试方法及装置

    公开(公告)号:CN109212401B

    公开(公告)日:2020-08-25

    申请号:CN201811024283.8

    申请日:2018-09-03

    Applicant: 东南大学

    Abstract: 基于热成像技术的半导体雪崩耐量失效分析的测试方法及装置,本发明主要包括在搭建的测试系统中,开启待测功率器件和功率开关管,电感开始续流,当电感中的电流达到雪崩电流峰值Iav后,关断待测功率器件和功率开关管,电感放电,待测功率器件发生雪崩,在待测功率器件被击穿前开启短路功率器件,待测功率器件被短路并停止雪崩,电感能量通过短路功率器件泄放,此后,重复本操作,使待测器件持续发生雪崩,通过对器件雪崩时间的限制,使得器件在在不损坏的情况下多次进行雪崩过程,在此过程中我们可以通过热成像技术观测器件雪崩过程中发热点位置的变化情况。

    一种功率半导体器件动态电学应力施加装置及测试方法

    公开(公告)号:CN111426927A

    公开(公告)日:2020-07-17

    申请号:CN201811583501.1

    申请日:2018-12-24

    Abstract: 本发明涉及一种功率半导体器件动态电学应力施加装置,包括:信号发生器、光耦保护模块、栅脉冲驱动模块、高压控制模块和所述n个被测功率半导体器件,其中,所述信号发生器、所述光耦保护模块、所述栅脉冲驱动模块依次串接至所述n个被测功率半导体器件栅极,所述高压控制模块与所述n个被测功率半导体器件漏极相连,所述n个被测功率半导体器件源级接地。本发明还涉及一种功率半导体器件动态电学应力测试方法。本发明能够同时完成对一个或多个被测功率半导体器件进行动态电学应力的施加,通过光耦保护模块实现了信号发生器与高压电路的光电隔离,方便对被测功率半导体器件退化参数的监测,提高了动态电学应力条件下热载流子可靠性测试的效率。

    一种优品质因数横向双扩散金属氧化物半导体器件

    公开(公告)号:CN110808287A

    公开(公告)日:2020-02-18

    申请号:CN201911058197.3

    申请日:2019-10-31

    Applicant: 东南大学

    Abstract: 一种优品质因数横向双扩散金属氧化物半导体器件,包括:P型衬底,在P型衬底的上方设有N型区,在N型区的上方有P型体区和N型漂移区,在P型体区内设有N型源区和P型区,在N型漂移区内设有N型漏区,在N型漏区、N型源区和P型区上设有金属接触,在N型区的上方设有栅氧化层,在栅氧化层上方覆盖有多晶硅栅场板,在栅氧化层和N型漏区之间设有场氧层,在场氧层上方设有源级场板,其特征在于,所述源级场板由一排相互间隔排列且相抵的低位源级场板和高位源级场板组成,高位源级场板与N型漂移区之间的距离大于低位源级场板与N型漂移区之间的距离。本发明可在击穿电压基本不变的基础上,获得较优的品质因数。

    基于热成像技术的半导体雪崩失效分析测试方法及装置

    公开(公告)号:CN109212401A

    公开(公告)日:2019-01-15

    申请号:CN201811024283.8

    申请日:2018-09-03

    Applicant: 东南大学

    Abstract: 基于热成像技术的半导体雪崩耐量失效分析的测试方法及装置,本发明主要包括在搭建的测试系统中,开启待测功率器件和功率开关管,电感开始续流,当电感中的电流达到雪崩电流峰值Iav后,关断待测功率器件和功率开关管,电感放电,待测功率器件发生雪崩,在待测功率器件被击穿前开启短路功率器件,待测功率器件被短路并停止雪崩,电感能量通过短路功率器件泄放,此后,重复本操作,使待测器件持续发生雪崩,通过对器件雪崩时间的限制,使得器件在在不损坏的情况下多次进行雪崩过程,在此过程中我们可以通过热成像技术观测器件雪崩过程中发热点位置的变化情况。

    一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件

    公开(公告)号:CN113113495B

    公开(公告)日:2022-07-05

    申请号:CN202110389306.0

    申请日:2021-04-12

    Applicant: 东南大学

    Abstract: 本发明是一种具有交错槽栅结构的横向双扩散金属氧化物半导体器件,在P型体区(11)内设有N型源区(12)、第一P型源区(13A)、第一P型源区(13B)和沟槽多晶硅栅极(8C),所述沟槽多晶硅栅极(8C)位于N型源区(12)内,沟槽多晶硅栅极(8C)的槽底延伸至高压N型区(2),在N型源区(12)、第一P型源区(13A)和第二P型源区(13B)上分别设有第一源极金属接触(9A)、第二源极金属接触(9B)。本发明结构与传统LDMOS器件相比,可以实现在相同击穿电压下,更低的特征导通电阻。

Patent Agency Ranking