-
公开(公告)号：CN109256428B
公开(公告)日：2021-07-09
申请号：CN201811155824.0
申请日：2018-09-29
Applicant: 东南大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。
-
Patent Agency Ranking
公开(公告)号：CN109545839B
公开(公告)日：2021-08-24
申请号：CN201811343651.5
申请日：2018-11-12
Applicant: 东南大学
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种双向耐压VDMOS器件，包括：N型漏极，其上设有第一N型外延层，在第一N型外延层内设有第一P型体区，在第一P型体区两侧设有第二P型体区，其上设有第二N型外延层，在第二N型外延层上设有重掺杂N型源极，其上连接有源极金属层，在第一N型外延层、第二P型体区、第二N型外延层及N型源极内设有栅极沟槽，栅极沟槽起始于N型源极，止于第一N型外延层内，栅极沟槽底部及侧壁设有栅极氧化层，内部设有栅极多晶硅，在栅极多晶硅顶部至N型源极表面之间设有氧化层。本发明简化了传统双向开关器件的结构，大大降低了导通电阻以及损耗，提高器件的电流能力和双向耐压能力，同时其制备方法简单，成本较低。
-
公开(公告)号：CN109256428A
公开(公告)日：2019-01-22
申请号：CN201811155824.0
申请日：2018-09-29
Applicant: 东南大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种鳍式超结功率半导体晶体管及其制备方法，包括N型衬底，在N型衬底上设有N型外延层，在N型外延层内两侧设有柱状第一P型体区和第二P型体区，在第二P型体区表面设有第一N型重掺杂源区，在N型外延层顶部设有第三P型体区，该区表面两端设有第二N型重掺杂源区，第三P型体区两侧分别设有栅极多晶硅，且栅极多晶硅下方覆盖第二P型体区，柱状第一P型体区、第二P型体区及部分N型外延层低于第三P型体区下表面。第二P型体区表面的第一N型重掺杂源区止于栅氧化层的外侧边界，第一N型重掺杂源区与第二P型体区向晶体管外侧同步外凸并呈脉冲形状。本发明器件在保证击穿电压的前提下进一步降低导通电阻，降低器件EMI噪声。
-
公开(公告)号：CN109212401B
公开(公告)日：2020-08-25
申请号：CN201811024283.8
申请日：2018-09-03
Applicant: 东南大学
IPC: G01R31/265 , G01N25/20
Abstract: 基于热成像技术的半导体雪崩耐量失效分析的测试方法及装置，本发明主要包括在搭建的测试系统中，开启待测功率器件和功率开关管，电感开始续流，当电感中的电流达到雪崩电流峰值Iav后，关断待测功率器件和功率开关管，电感放电，待测功率器件发生雪崩，在待测功率器件被击穿前开启短路功率器件，待测功率器件被短路并停止雪崩，电感能量通过短路功率器件泄放，此后，重复本操作，使待测器件持续发生雪崩，通过对器件雪崩时间的限制，使得器件在在不损坏的情况下多次进行雪崩过程，在此过程中我们可以通过热成像技术观测器件雪崩过程中发热点位置的变化情况。
-
公开(公告)号：CN109545839A
公开(公告)日：2019-03-29
申请号：CN201811343651.5
申请日：2018-11-12
Applicant: 东南大学
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种双向耐压VDMOS器件及其制备方法，包括：N型漏极，其上设有第一N型外延层，在第一N型外延层内设有第一P型体区，在第一P型体区两侧设有第二P型体区，其上设有第二N型外延层，在第二N型外延层上设有重掺杂N型源极，其上连接有源极金属层，在第一N型外延层、第二P型体区、第二N型外延层及N型源极内设有栅极沟槽，栅极沟槽起始于N型源极，止于第一N型外延层内，栅极沟槽底部及侧壁设有栅极氧化层，内部设有栅极多晶硅，在栅极多晶硅顶部至N型源极表面之间设有氧化层。本发明简化了传统双向开关器件的结构，大大降低了导通电阻以及损耗，提高器件的电流能力和双向耐压能力，同时其制备方法简单，成本较低。
-
公开(公告)号：CN109212401A
公开(公告)日：2019-01-15
申请号：CN201811024283.8
申请日：2018-09-03
Applicant: 东南大学
Abstract: 基于热成像技术的半导体雪崩耐量失效分析的测试方法及装置，本发明主要包括在搭建的测试系统中，开启待测功率器件和功率开关管，电感开始续流，当电感中的电流达到雪崩电流峰值Iav后，关断待测功率器件和功率开关管，电感放电，待测功率器件发生雪崩，在待测功率器件被击穿前开启短路功率器件，待测功率器件被短路并停止雪崩，电感能量通过短路功率器件泄放，此后，重复本操作，使待测器件持续发生雪崩，通过对器件雪崩时间的限制，使得器件在在不损坏的情况下多次进行雪崩过程，在此过程中我们可以通过热成像技术观测器件雪崩过程中发热点位置的变化情况。
-
-
-
-
-
Search Results
6
records
(took 0.012 seconds)
