薄膜形成方法及半导体处理设备

    公开(公告)号:CN1885496A

    公开(公告)日:2006-12-27

    申请号:CN200610093135.2

    申请日:2006-06-22

    CPC classification number: C23C16/0227 C23C16/24

    Abstract: 本发明涉及一种半导体处理用成膜方法,其特征在于:首先,在反应室内装载具有形成有自然氧化膜的被处理面的被处理基板,在该工序中,将上述反应室内的温度设定为低于上述自然氧化膜转变成稳定状态的阈值温度的装载温度。然后,利用蚀刻除去上述被处理面上的上述自然氧化膜,在该工序中,向上述反应室内输入含氯但不含氟的蚀刻气体,设定上述反应室内的蚀刻压力,并将温度设定为低于上述阈值温度的蚀刻温度。然后,清洗上述反应室内部,接着,在上述反应室内,利用CVD在上述被处理面上形成薄膜,在该工序中,向上述反应室内输入成膜气体,并将上述反应室内的温度设定为蚀刻温度。

    成膜方法
    13.
    发明授权

    公开(公告)号:CN110718461B

    公开(公告)日:2024-06-25

    申请号:CN201910625440.9

    申请日:2019-07-11

    Abstract: [课题]本公开提供能进行膜质的控制的成膜方法。[解决方案]具备如下工序:妨碍吸附区域的工序,使规定量的妨碍吸附自由基吸附在形成于基板上的吸附位点上,离散地形成妨碍吸附区域;使原料气体吸附的工序,使原料气体吸附在前述吸附位点上的未形成前述妨碍吸附区域的区域;和,使反应产物沉积的工序,使吸附于前述吸附位点上的前述原料气体与由等离子体活化了的反应气体反应,使反应产物沉积。

    薄膜形成方法及半导体处理设备

    公开(公告)号:CN100589230C

    公开(公告)日:2010-02-10

    申请号:CN200610093135.2

    申请日:2006-06-22

    CPC classification number: C23C16/0227 C23C16/24

    Abstract: 本发明涉及一种半导体处理用成膜方法,其特征在于:首先,在反应室内装载具有形成有自然氧化膜的被处理面的被处理基板,在该工序中,将上述反应室内的温度设定为低于上述自然氧化膜转变成稳定状态的阈值温度的装载温度。然后,利用蚀刻除去上述被处理面上的上述自然氧化膜,在该工序中,向上述反应室内输入含氯但不含氟的蚀刻气体,设定上述反应室内的蚀刻压力,并将温度设定为低于上述阈值温度的蚀刻温度。然后,清洗上述反应室内部,接着,在上述反应室内,利用CVD在上述被处理面上形成薄膜,在该工序中,向上述反应室内输入成膜气体,并将上述反应室内的温度设定为蚀刻温度。

Patent Agency Ranking