-
公开(公告)号：CN101807599B
公开(公告)日：2012-05-30
申请号：CN201010121457.X
申请日：2010-02-11
Inventor： 大竹诚治
IPC: H01L29/78 , H01L21/336 , H01L23/60
CPC classification number: H01L29/7816 , H01L29/0626 , H01L29/0696 , H01L29/0873 , H01L29/0878 , H01L29/66689 , H01L29/7821
Abstract: 本发明的目的在于提供一种半导体装置及其制造方法。在现有的半导体装置中，因寄生Tr的导通电流在半导体层表面流动而存在元件受到热破坏的问题。在本发明的半导体装置中，在作为漏极区域的N型扩散层(9)，形成P型扩散层(14)及作为漏极导出区域的N型扩散层(10)。而且，P型扩散层(14)配置于MOS晶体管(1)的源极-漏极区域之间。根据该结构，对漏极电极(28)施加正的ESD浪涌，即便在寄生Tr1的导通电流(I1)流动的情况下，因寄生Tr1的导通电流(I1)的电流路径处于外延层深部侧，故也可防止MOS晶体管(1)受到热破坏。
-
公开(公告)号：CN101499439B
公开(公告)日：2012-05-16
申请号：CN200910004854.6
申请日：2009-01-21
IPC: H01L21/8232 , H01L21/8222 , H01L21/31 , H01L27/06
CPC classification number: H01L21/2652 , H01L21/8249 , H01L27/0623 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种半导体装置的制造方法，其具备：第一工序，在半导体衬底上形成抑制杂质注入引起的缺陷增加的缺陷抑制膜；第二工序，通过从缺陷抑制膜上注入杂质而在半导体衬底表面形成元件活性区域；第三工序，除去缺陷抑制膜；第四工序，将抑制元件活性区域的界面准位上升的界面准位抑制膜形成于元件活性区域上。
-
公开(公告)号：CN101339958B
公开(公告)日：2010-09-08
申请号：CN200810129578.1
申请日：2008-07-02
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置，其具备：在栅电极和引出部之间，以与槽部的另一侧面邻接的方式形成，并且以比槽部的下端部更向下方延伸的方式形成的第二导电型的第一杂质区域，该栅电极在以一侧面与源极区域及基极区域邻接的方式形成的槽部内隔着绝缘膜形成；该引出部是在槽部和基极区域的下方存在的漏极区域的引出部。
-
公开(公告)号：CN100517750C
公开(公告)日：2009-07-22
申请号：CN200610071428.0
申请日：2006-03-28
Applicant: 三洋电机株式会社
IPC: H01L29/78
CPC classification number: H01L29/0847 , H01L29/1083 , H01L29/456 , H01L29/7833
Abstract: 本发明涉及一种半导体装置。在现有的半导体装置中，在栅极氧化膜薄且漏极区域由DDD结构形成时，存在难以谋求漏极区域的电场缓和的问题。在本发明的半导体装置中，在P型扩散层(5)上面形成有薄的栅极氧化膜(12)。在栅极氧化膜(12)上面形成有栅极电极(9)。在P型扩散层(5)上形成有N型扩散层(7、8)，且N型扩散层(8)被用作为漏极区域。N型扩散层(8)至少在栅极电极(9)下方γ形状地扩散。根据该结构，在外延层(4)表面附近，N型扩散层(8)的扩散区域扩展，成为低浓度区域。而且，可将来自栅极电极的电场、源极漏极间的电场缓和。
-
公开(公告)号：CN100505320C
公开(公告)日：2009-06-24
申请号：CN200610094110.4
申请日：2006-06-22
Applicant: 三洋电机株式会社
IPC: H01L29/866 , H01L21/329
CPC classification number: H01L29/866 , H01L29/66106
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，由于硅表面的结晶缺陷等原因而存在齐纳二极管特性波动的问题。本发明的半导体装置在P型单晶硅衬底(2)上形成N型外延层(4)。在外延层(4)上形成作为阳极区域的P型扩散层(5、6、7、8)以及作为阴极区域的N型扩散层(9)。通过P型扩散层(8)和N型扩散层(9)的PN结区域，构成齐纳二极管(1)。通过该结构，电流路径成为外延层(4)深部，可防止由于外延层(4)表面的结晶缺陷等而引起的齐纳二极管(1)的饱和电压波动。
-
Patent Agency Ranking
公开(公告)号：CN1992338A
公开(公告)日：2007-07-04
申请号：CN200610149406.1
申请日：2006-11-17
Applicant: 三洋电机株式会社
IPC: H01L29/735 , H01L21/331
CPC classification number: H01L29/735 , H01L29/0692 , H01L29/6625
Abstract: 一种半导体装置及其制造方法，其所要解决的问题是在以往的半导体装置中，由于集电极区域形成得宽，故难以缩小设备尺寸。本发明的半导体装置中，在P型单晶硅基板(2)上层叠N型外延层(4)。在外延层(4)上形成作为基极引出区域的N型扩散层(5)、作为发射极区域的P型扩散层(6、7)、作为集电极区域的P型扩散层(8、9)。发射极区域在其深向部位具有比其表面附近的扩散宽度宽的区域，横型PNP晶体管(1)在外延层(4)深向部位形成最小基极宽度。根据该构造，在缩小集电极区域的情况下也能够得到希望的hfe值。并且，可缩小设备尺寸。
-
公开(公告)号：CN101064305B
公开(公告)日：2010-11-17
申请号：CN200710006760.3
申请日：2007-02-06
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01L23/60 , H01L21/822 , H01L21/76 , H01L21/761
CPC classification number: H01L29/7821 , H01L29/0626 , H01L29/0878 , H01L29/1083 , H01L29/66575 , H01L29/66681 , H01L29/78
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，当电极焊盘上施加过电压时，芯片内的电路元件会被破坏。本发明的半导体装置中，N型外延层(3)由分离区域(4、5)划分为多个元件形成区域。在元件形成区域之一上形成有MOS晶体管(1)。MOS晶体管(1)的周围形成具有PN结区域(34、35)的保护元件。PN结区域(34、35)比MOS晶体管(1)的PN结区域(32、33)的结击穿电压低。根据该结构，当在源电极用的焊盘上施加负的ESD电涌时，PN结区域(34、35)击穿，能够保护MOS晶体管(1)。
-
公开(公告)号：CN100479163C
公开(公告)日：2009-04-15
申请号：CN200610004122.3
申请日：2006-02-21
Applicant: 三洋电机株式会社
CPC classification number: H01L29/7322 , H01L21/761 , H01L21/8249 , H01L27/0623 , H01L29/0821 , H01L29/1008 , H01L29/1083 , H01L29/42368 , H01L29/6625 , H01L29/66272 , H01L29/66659 , H01L29/735 , H01L29/7835
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有P型埋入扩散层(4)。N型埋入扩散层(5)与P型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的PN结区域(19)。PN结区域(19)的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流集中在PN结区域(19)，且可由过电压保护半导体元件。
-
公开(公告)号：CN1841684A
公开(公告)日：2006-10-04
申请号：CN200610071531.5
申请日：2006-03-29
Applicant: 三洋电机株式会社
IPC: H01L21/336
CPC classification number: H01L29/0847 , H01L21/823892 , H01L29/1083 , H01L29/456 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及一种半导体装置的制造方法。以往的半导体装置的制造方法，在将栅极氧化膜减薄并由DDD结构形成漏极区域时，存在难以谋求将漏极区域的电场缓和的问题。在本发明的半导体装置的制造方法中，在形成作为背栅极区域使用的P型扩散层(7、17)时，使各杂质浓度的峰值错开形成。而且，在背栅极区域，使形成了N型扩散层(25)的区域的浓度分布平缓地形成。而且，在将形成N型扩散层(25)的杂质离子注入之后，进行热处理，由此使N型扩散层(25)在栅极电极(22)下方γ形状地扩散。根据该制造方法，可实现漏极区域的电场缓和。
-
公开(公告)号：CN101079421A
公开(公告)日：2007-11-28
申请号：CN200710006758.6
申请日：2007-02-06
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01L23/60 , H01L21/822 , H01L21/76 , H01L21/761
CPC classification number: H01L29/8611 , H01L29/7412
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，当对电极焊盘施加过电压时，芯片内的电路元件会被破坏。本发明的半导体装置中，N型外延层(3)由分离区域(4、5)划分为多个元件形成区域。在元件形成区域之一上形成有电阻(1)。在电阻(1)的周围形成具有PN结区域(22、23)的保护元件。PN结区域(22、23)比电阻(1)的PN结区域(21)的结击穿电压低。根据该结构，当对用于向P型扩散层9施加电压的电极用焊盘施加负的ESD电涌时，PN结区域(22、23)击穿，能够保护电阻(1)。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.034 seconds)
