-
公开(公告)号:CN109560037B
公开(公告)日:2025-01-07
申请号:CN201810710445.7
申请日:2018-07-02
Applicant: 三星电子株式会社
IPC: H01L21/762
Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分,所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。
-
公开(公告)号:CN1577768A
公开(公告)日:2005-02-09
申请号:CN200310120207.4
申请日:2003-12-09
Applicant: 三星电子株式会社
IPC: H01L21/3205 , H01L21/336
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28061 , H01L21/28518 , H01L29/4941 , H01L29/66545 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供了形成硅化镍层以及半导体器件的方法,该半导体器件包括硅化镍层,其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地,硅化镍层由具有小部分合金金属(如钽)的镍合金形成,并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变,从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样,硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。
-
公开(公告)号:CN1471144A
公开(公告)日:2004-01-28
申请号:CN03148470.0
申请日:2003-06-30
Applicant: 三星电子株式会社
IPC: H01L21/316 , H01L21/318 , H01L21/283 , H01L21/82
CPC classification number: H01L27/11521 , H01L21/02164 , H01L21/02211 , H01L21/02271 , H01L21/02362 , H01L21/31612 , H01L27/115
Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤:通过提供一氮源气体,可在反应室内建立并保持氮气气氛;然后,可向反应室提供一硅源气体和一氧源气体,以在半导体衬底上沉积一氧化硅层,该半导体衬底可包括一导电材料层;然后,通过进行通常的CVD工艺,可在该氧化硅层上形成一氮化硅层;接着,该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异,因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果,可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。
-
公开(公告)号:CN101101890A
公开(公告)日:2008-01-09
申请号:CN200710137953.2
申请日:2007-06-22
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/768 , H01L27/04 , H01L23/522
CPC classification number: H01L21/76846
Abstract: 本发明涉及一种制造半导体器件的方法及由此制造的半导体器件。该制造半导体器件的方法包括:在半导体衬底上形成栅电极;在所述半导体衬底中形成源/漏区域使得源/漏区域位于每个所述栅电极的两侧;通过在形成有栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金且然后对镍或镍合金进行热处理,在所述栅电极和所述源/漏区域表面上形成镍硅化物层;在执行上述工艺后获得的表面上形成层间绝缘层,该层间绝缘层形成有接触孔,所述镍硅化物层的表面通过所述接触孔暴露;通过蒸镀难熔金属保形地沿着所述接触孔形成欧姆层,该难熔金属在500℃或更高的温度转化为硅化物;保形地沿着所述接触孔在所述欧姆层上形成扩散阻挡层;以及通过在所述接触孔中填埋金属材料而形成金属层。
-
公开(公告)号:CN1327496C
公开(公告)日:2007-07-18
申请号:CN03148470.0
申请日:2003-06-30
Applicant: 三星电子株式会社
IPC: H01L21/316 , H01L21/318 , H01L21/283 , H01L21/82
CPC classification number: H01L27/11521 , H01L21/02164 , H01L21/02211 , H01L21/02271 , H01L21/02362 , H01L21/31612 , H01L27/115
Abstract: 本发明公开了一种制造具有双重间隔壁的半导体器件的方法。该方法包括下列步骤:通过提供一氮源气体,可在反应室内建立并保持氮气气氛;然后,可向反应室提供一硅源气体和一氧源气体,以在半导体衬底上沉积一氧化硅层,该半导体衬底可包括一导电材料层;然后,通过进行通常的CVD工艺,可在该氧化硅层上形成一氮化硅层;接着,该氮化硅层可被蚀刻至暴露出该氧化硅层。由于氮化硅与氧化硅之间的蚀刻选择性差异,因此部分该氮化硅层可保留在该导电材料层的侧壁上。结果,可在侧壁上形成由一氧化硅层和一氮化硅层形成的双重间隔壁。
-
公开(公告)号:CN108538786B
公开(公告)日:2022-10-11
申请号:CN201710943288.X
申请日:2017-10-11
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明提供一种半导体装置及其制造方法。在制造半导体装置的方法中,在衬底上形成第一有源鳍片至第三有源鳍片。第一有源鳍片至第三有源鳍片中的每一个在第一方向上延伸,且第二有源鳍片、第一有源鳍片及第三有源鳍片在第二方向上以此顺序设置,第二方向与第一方向交叉。使用第一蚀刻掩模来移除第二有源鳍片,第一蚀刻掩模覆盖第一有源鳍片及第三有源鳍片。使用第二蚀刻掩模来移除第三有源鳍片,第二蚀刻掩模覆盖第一有源鳍片及衬底的被移除第二有源鳍片的一部分。在第一有源鳍片上形成第一栅极结构。在与第一栅极结构相邻的第一有源鳍片的一部分上形成第一源极/漏极层。本发明的半导体装置可具有高的集成度及小的面积。
-
公开(公告)号:CN101068015B
公开(公告)日:2012-07-18
申请号:CN200710101067.4
申请日:2007-04-26
Applicant: 三星电子株式会社 , 因菲尼奥恩技术北美公司
IPC: H01L23/525 , H01L21/768
CPC classification number: H01L23/5256 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供用于小功率应用的电可编程集成熔丝。集成熔丝器件具有堆叠结构,该结构具有多晶硅层和形成于多晶硅层上的导电层。集成熔丝具有的结构特征使得能够用低编程电流/电压对熔丝进行可靠且高效的编程,同时实现熔断位置的一致性。例如,形成具有变化厚度的导电层并形成具有变化掺杂分布的多晶硅层来实现编程的可靠性和一致性,以提供容易发生熔断事件的更为精确的局部化区域。
-
公开(公告)号:CN100336186C
公开(公告)日:2007-09-05
申请号:CN200310120207.4
申请日:2003-12-09
Applicant: 三星电子株式会社
IPC: H01L21/3205 , H01L21/336
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28061 , H01L21/28518 , H01L29/4941 , H01L29/66545 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供了形成硅化镍层以及半导体器件的方法,该半导体器件包括硅化镍层,其提供了对于450℃以上的温度下的后续工艺的提高的稳定性。具体地,硅化镍层由具有小部分合金金属(如钽)的镍合金形成,并表现出降低的结块性和受阻的NiSi与NiSi2之间的相变,从而抑制了表面电阻的增大并改善了利用精细图形的效用。如所形成的那样,硅化镍层包括主要由硅和镍构成的下层、以及包含合金金属主要部分的薄的上层。
-
公开(公告)号:CN1329967C
公开(公告)日:2007-08-01
申请号:CN200410099749.2
申请日:2004-11-17
Applicant: 三星电子株式会社
IPC: H01L21/336
CPC classification number: H01L29/665 , H01L21/28052 , H01L21/28518
Abstract: 提供了镍-自对准硅化物工艺和利用该工艺的制造半导体器件的方法。镍-自对准硅化物工艺包括制备具有硅区和包含硅的绝缘区的衬底。镍沉积在衬底上,并且在300℃至380℃的第一温度下退火镍以在硅区上选择性地形成单镍单硅化物层,并且在绝缘区上仅剩下未反应的镍层。选择性地除去未反应的镍层以暴露绝缘区,并同时在硅区上仅剩下单镍单硅化物层。随后,在比第一温度高的第二温度下对单镍单硅化物层进行退火,从而在没有单镍单硅化物层相变的情况下形成热稳定的单镍单硅化物层。
-
-
-
-
-
-
-
-