公开(公告)号：CN108630580A

公开(公告)日：2018-10-09

申请号：CN201810214417.6

申请日：2018-03-15

Applicant: 三星电子株式会社

Inventor： 朴金锡 ,  金善政 ,  金利桓

IPC: H01L21/67 ,  H01L21/687 ,  C23C16/44 ,  C23C16/54

CPC classification number: C30B33/12 ,  C30B25/12 ,  C30B25/14 ,  C30B31/14 ,  C30B31/16 ,  H01L21/02057 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/0262 ,  H01L21/67017 ,  H01L21/67109 ,  H01L29/66545 ,  H01L29/66636 ,  H01L21/67207 ,  C23C16/44 ,  C23C16/54 ,  H01L21/68714

Abstract: 公开一种衬底处理装置以及一种制造半导体器件的方法，所述衬底处理装置包括：晶片夹盘，在晶片夹盘上放置有衬底；注入器单元，位于晶片夹盘的一侧并注入工艺气体，所述工艺气体包括第一气体及第二气体；以及气体供应单元，向注入器单元供应工艺气体。气体供应单元包括：第一气体供应源及第二气体供应源，分别容纳第一气体及第二气体；第一气体供应管线及第二气体供应管线，分别将第一气体供应源及第二气体供应源连接到注入器单元；以及第一加热单元及第二加热单元，分别设置在第一气体供应管线及第二气体供应管线上。设置在第一气体供应管线上的第一加热单元的每单位长度上的密度比设置在第二气体供应管线上的第二加热单元的每单位长度上的密度大。

公开(公告)号：CN109003914B

公开(公告)日：2023-09-19

申请号：CN201810567895.5

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 朴金锡 ,  金傔 ,  金利桓 ,  金善政 ,  朴判贵 ,  柳廷昊

IPC: H01L21/67

Abstract: 半导体工艺室包括基座、围绕基座的基底板、在基底板的内侧壁上的衬垫、以及在基座与基底板之间且与基座共面的预热环。工艺室还包括联接到基底板并覆盖基座的上表面的上部圆顶。上部圆顶包括在基底板的上表面上的第一部分和从第一部分延伸并交叠基座的第二部分。第一部分包括在基底板的上表面上的第一区域、从第一区域延伸超过基底板的第二区域、以及从第二区域以减小的厚度延伸以接触第二部分的第三区域。

公开(公告)号：CN107452799B

公开(公告)日：2022-05-24

申请号：CN201710362546.5

申请日：2017-05-22

Applicant: 三星电子株式会社

Inventor： 李承勋 ,  金东宇 ,  徐东灿 ,  金善政

IPC: H01L29/78 ,  H01L29/775 ,  H01L29/10 ,  H01L29/423 ,  H01L21/336

Abstract: 本公开涉及晶体管及半导体器件。一种晶体管包括漏极、源极、栅电极以及源极和漏极之间的纳米线。该纳米线具有有第一厚度的第一部分和有大于第一厚度的第二厚度的第二部分。第二部分在第一部分与源极和漏极中的至少一个之间。当电压被施加到栅电极时，第一纳米线包括沟道。

公开(公告)号：CN106057891B

公开(公告)日：2021-06-11

申请号：CN201610197247.6

申请日：2016-03-31

Applicant: 三星电子株式会社

Inventor： 金东宇 ,  李承勋 ,  金善政 ,  李炫姃 ,  具本荣

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 公开了一种半导体器件，该半导体器件包括：缓冲层，在基底上，缓冲层具有与基底的晶格常数不同的晶格常数；鳍状结构，从缓冲层向上突出；栅电极，横跨鳍状结构之上；包覆层，在鳍状结构的侧面并覆盖鳍状结构的顶表面和侧壁；以及界面层，在包覆层和鳍状结构之间，界面层包括与缓冲层相同的元素。

公开(公告)号：CN110098123A

公开(公告)日：2019-08-06

申请号：CN201811451762.8

申请日：2018-11-30

Applicant: 三星电子株式会社

Inventor： 沈铉准 ,  徐元吾 ,  金善政 ,  朴起演

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78

Abstract: 一种制造半导体器件的方法可以包括在基板上形成鳍型结构、使用第一工艺在鳍型结构上形成具有第一厚度的界面膜、使用与第一工艺不同的第二工艺在界面膜上形成具有第二厚度的栅极电介质膜、以及使用与第一工艺和第二工艺不同的第三工艺使栅极电介质膜致密化。第二厚度可以大于第一厚度，并且在栅极电介质膜的致密化之后，界面膜的第一厚度可以不变。

公开(公告)号：CN109994362A

公开(公告)日：2019-07-09

申请号：CN201811515532.3

申请日：2018-12-11

Applicant: 三星电子株式会社 ,  东京毅力科创株式会社

Inventor： 白承宰 ,  南宫铉 ,  李泰宗 ,  金善政 ,  金周妍 ,  吹上纪明 ,  岩崎征英 ,  反田雄太

IPC: H01J37/32 ,  C23C16/455 ,  C23C16/458

Abstract: 本公开提供了一种半导体处理室。半导体处理室包括：基座，多个晶片设置在基座上；喷头结构，与基座相对并设置为与基座间隔开；多个板，与基座相对并设置为与基座间隔开；以及阻挡结构，设置在多个板之中的彼此相邻设置的板之间，其中，喷头结构与基座之间的距离小于多个板与基座之间的距离，并且阻挡结构与基座之间的距离小于多个板与基座之间的距离。

公开(公告)号：CN108231891A

公开(公告)日：2018-06-29

申请号：CN201711108354.8

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 金真范 ,  金傔 ,  金锡勋 ,  朴台镇 ,  柳廷昊 ,  李峭蒑 ,  李炫姃 ,  金善政 ,  申东石

IPC: H01L29/78 ,  H01L29/45 ,  H01L27/092

CPC classification number: H01L29/41725 ,  H01L21/02425 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/823814 ,  H01L21/823821 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/42356 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L29/785 ,  H01L29/456

Abstract: 本发明提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。

公开(公告)号：CN102832220A

公开(公告)日：2012-12-19

申请号：CN201210194507.6

申请日：2012-06-13

Applicant: 三星电子株式会社

Inventor： 白寅圭 ,  金善政

IPC: H01L27/10 ,  H01L21/82

CPC classification number: H01L27/0688 ,  G11C11/16 ,  G11C13/0004 ,  G11C13/0007 ,  G11C2213/71 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/101 ,  H01L27/224 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2472 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/06 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/142 ,  H01L45/144 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1683

Abstract: 本发明涉及具有双交叉点阵列的三维半导体存储器器件及其制造方法。该器件可以包括布置在不同垂直层面以限定两个交叉点的第一、第二和第三导线，以及分别布置在这两个交叉点处的两个存储器单元。所述第一和第二导线可以彼此平行地延伸，所述第三导线可以延伸成与所述第一和第二导线交叉。在垂直截面视图中，所述第一和第二导线可以沿着所述第三导线的长度交替设置，并且所述第三导线可以在垂直方向上与所述第一和第二导线间隔开。

公开(公告)号：CN109841572B

公开(公告)日：2024-12-06

申请号：CN201811416261.6

申请日：2018-11-26

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  韩尚勋 ,  金善政 ,  金泰坤 ,  宋炫彻

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种制造半导体器件的方法，所述方法包括：在衬底上形成伪栅极结构；在所述伪栅极结构的侧壁上形成间隔件；形成初步第一层间绝缘图案以填充相邻间隔件之间的间隙；通过第一蚀刻工艺蚀刻所述初步第一层间绝缘图案的上部，以形成初步第二层间绝缘图案；通过离子注入工艺在所述伪栅极结构、所述间隔件和所述初步第二层间绝缘图案上注入离子；通过第二蚀刻工艺蚀刻所述初步第二层间绝缘图案的上部，以形成具有平坦上表面的层间绝缘图案；以及在所述层间绝缘图案上形成覆盖图案以填充所述间隔件之间的间隙。

公开(公告)号：CN109994362B

公开(公告)日：2023-08-18

申请号：CN201811515532.3

申请日：2018-12-11

Applicant: 三星电子株式会社

Inventor： 白承宰 ,  南宫铉 ,  李泰宗 ,  金善政 ,  金周妍 ,  吹上纪明 ,  岩崎征英 ,  反田雄太

IPC: H01J37/32 ,  C23C16/455 ,  C23C16/458

Abstract: 本公开提供了一种半导体处理室。半导体处理室包括：基座，多个晶片设置在基座上；喷头结构，与基座相对并设置为与基座间隔开；多个板，与基座相对并设置为与基座间隔开；以及阻挡结构，设置在多个板之中的彼此相邻设置的板之间，其中，喷头结构与基座之间的距离小于多个板与基座之间的距离，并且阻挡结构与基座之间的距离小于多个板与基座之间的距离。