公开(公告)号：CN109411532A

公开(公告)日：2019-03-01

申请号：CN201810403205.2

申请日：2018-04-28

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  金泰坤 ,  雄一朗·佐佐木

IPC: H01L29/41 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，包括：衬底，包括定义有源区的场区；源区/漏区，位于有源区中；沟道区，位于源区/漏区之间；轻掺杂漏(LDD)区，位于源区/漏区中的一个与沟道区之间；以及栅极结构，位于沟道区上。有源区的上部部分可包括外延生长层，所述外延生长层的晶格常数大于硅(Si)的晶格常数，且源区/漏区以及LDD区可掺杂有镓(Ga)。

公开(公告)号：CN108695256A

公开(公告)日：2018-10-23

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN112420696B

公开(公告)日：2025-04-25

申请号：CN202010667825.4

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H10D84/83 ,  H10D30/62 ,  H10D84/03

Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。

公开(公告)号：CN110021526B

公开(公告)日：2024-09-06

申请号：CN201811416581.1

申请日：2018-11-26

Applicant: 三星电子株式会社

Inventor： 李相炫 ,  李全一 ,  康诚右 ,  申洪湜 ,  吴怜默 ,  李升玟

IPC: H01L21/311 ,  H01L21/336

Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。

公开(公告)号：CN108695256B

公开(公告)日：2023-07-21

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN112420696A

公开(公告)日：2021-02-26

申请号：CN202010667825.4

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。

公开(公告)号：CN110880503A

公开(公告)日：2020-03-13

申请号：CN201910634952.1

申请日：2019-07-15

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  朴兴植 ,  李道行 ,  李仁根 ,  蔡承澔 ,  崔夏荣

IPC: H01L27/088 ,  H01L27/092

Abstract: 提供了一种集成电路器件，所述集成电路器件包括：在衬底上沿第一方向延伸的鳍型有源区；与鳍型有源区交叉并且在衬底上沿垂直于第一方向的第二方向延伸的栅极结构；以及设置在栅极结构上的第一接触结构，第一接触结构的顶表面的宽度大于第一接触结构的底表面的宽度。

公开(公告)号：CN212412061U

公开(公告)日：2021-01-26

申请号：CN202021369729.3

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 提供了半导体器件，其包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。